CMOS器件模型(課件2)

CMOS器件模型(課件2)第一頁，共60頁。CMOS器件模型一、無源器件結(jié)構(gòu)介紹二、簡(jiǎn)單的MOS大信號(hào)模型三、MOS小信號(hào)模型四、SpiceLevel3Model五、HSpice仿真介紹2第二頁，共60頁。一、無源器件結(jié)構(gòu)及模型

集成電路中的無源元件包括:互連線、電阻、電容、電感、傳輸線等3第三頁，共60頁?；ミB線互連線設(shè)計(jì)應(yīng)該注意以下方面：大多數(shù)連線應(yīng)該盡量短最小寬度保留足夠的電流裕量多層金屬趨膚效應(yīng)和寄生參數(shù)（微波和毫米波）寄生效應(yīng)4第四頁，共60頁。

電阻實(shí)現(xiàn)電阻有三種方式：1.晶體管結(jié)構(gòu)中不同材料層的片式電阻（不準(zhǔn)確）2.專門加工制造的高質(zhì)量高精度電阻3.互連線的傳導(dǎo)電阻5第五頁，共60頁。(a)單線和U-型電阻結(jié)構(gòu)

(b)它們的等效電路阻值計(jì)算最小寬度6第六頁，共60頁。柵漏短接的MOS有源電阻及其I-V曲線Ron直流電阻Ron>交流電阻rds柵、漏短接并工作在飽和區(qū)的MOS有源電阻

7第七頁，共60頁。飽和區(qū)的NMOS有源電阻示意圖直流電阻Ron<交流電阻rds條件：VGS保持不變VGS保持不變的飽和區(qū)有源電阻8第八頁，共60頁。對(duì)于理想情況，Oˊ點(diǎn)的交流電阻應(yīng)為無窮大，實(shí)際上因?yàn)闇系篱L度調(diào)制效應(yīng)，交流電阻為一個(gè)有限值，但遠(yuǎn)大于在該工作點(diǎn)上的直流電阻。在這個(gè)工作區(qū)域，當(dāng)漏源電壓變化時(shí)，只要器件仍工作在飽和區(qū)，它所表現(xiàn)出來的交流電阻幾乎不變，直流電阻則將隨著漏源電壓變大而變大。9第九頁，共60頁?？偨Y(jié)：

有源電阻的幾種形式(a)(d)直流電阻Ron<交流電阻rds(b)(c)和(e)直流電阻Ron>交流電阻rds10第十頁，共60頁。電容在高速集成電路中，有多種實(shí)現(xiàn)電容的方法：1）利用二極管和三極管的結(jié)電容；2）利用叉指金屬結(jié)構(gòu)；3）利用金屬-絕緣體-金屬(MIM)結(jié)構(gòu)；4）利用類似于MTM的多晶硅/金屬-絕緣體-多晶硅結(jié)構(gòu)；11第十一頁，共60頁。(a)叉指結(jié)構(gòu)電容和(b)MIM結(jié)構(gòu)電容

12第十二頁，共60頁。電容平板電容公式高頻等效模型自諧振頻率f0

品質(zhì)因數(shù)Qf<f0/313第十三頁，共60頁。電感集總電感單匝線圈版圖

a，w取微米單位

14第十四頁，共60頁。式中：ri=螺旋的內(nèi)半徑，微米，r0=螺旋的外半徑，微米，N=匝數(shù)。多匝螺旋形線圈電感值計(jì)算公式為：

15第十五頁，共60頁。電感電感精度：電感模型16第十六頁，共60頁。傳輸線電感獲得單端口電感的另一種方法是使用長度l<l/4λ波長的短電傳輸線(微帶或共面波導(dǎo))或使用長度在l/4λ<l<l/2λ范圍內(nèi)的開路傳輸線。

雙端口電感與鍵合線電感短路負(fù)載：開路負(fù)載：17第十七頁，共60頁。分布參數(shù)元件集總元件和分布元件隨著工作頻率的增加，一些諸如互連線的IC元件的尺寸變得很大，以致它們可以與傳輸信號(hào)的波長相比。這時(shí)，集總元件模型就不能有效地描述那些大尺寸元件的性能，應(yīng)該定義為分布元件。

18第十八頁，共60頁。微帶線(a)(b)典型微帶線的剖面圖(a)和覆蓋鈍化膜的微帶線(b)19第十九頁，共60頁。TEM波傳輸線的條件GaAs襯底的厚度<200um20第二十頁，共60頁。微帶線設(shè)計(jì)需要的電參數(shù)主要是阻抗、衰減、無載Q、波長、遲延常數(shù)。阻抗計(jì)算

微帶線的衰減α由兩部分組成：導(dǎo)線損耗和介質(zhì)損耗形成微帶線的基本條件是，介質(zhì)襯底的背面應(yīng)該完全被低歐姆金屬覆蓋并接地，從而使行波的電場(chǎng)主要集中在微帶線下面的介質(zhì)中。w/h<1w/h>1微帶線21第二十一頁，共60頁。共面波導(dǎo)(CPW)(a)(b)常規(guī)共面波導(dǎo)(a)與雙線共面波導(dǎo)(b)22第二十二頁，共60頁。CPW傳輸TEM波的條件CPW的阻抗計(jì)算由ZL計(jì)算CPW的寬度W:對(duì)應(yīng)于厚襯底/薄襯底有效介電常數(shù)有變化CPW的衰減計(jì)算23第二十三頁，共60頁。相對(duì)于微帶線，CPW的優(yōu)點(diǎn)是：1）工藝簡(jiǎn)單，費(fèi)用低，因?yàn)樗薪拥鼐€均在上表面而不需接觸孔。2）在相鄰的CPW之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸。3）比金屬孔有更低的接地電感。4）低的阻抗和速度色散。CPW的缺點(diǎn)是：1）衰減相對(duì)高一些，在50GHz時(shí)，CPW的衰減是0.5dB/mm;2）由于厚的介質(zhì)層，導(dǎo)熱能力差，不利于大功率放大器的實(shí)現(xiàn)。CPW的優(yōu)缺點(diǎn)24第二十四頁，共60頁。二、簡(jiǎn)單的MOS大信號(hào)模型（SpiceLevel1）大信號(hào)模型是非線性模型；最簡(jiǎn)單的模型，主要用于手工計(jì)算；表征器件電壓（VGS等）與器件電流直流值的關(guān)系Level1模型，由Sah建議，Shichman和Hodges使用，主要包括VT、K`（跨導(dǎo)參數(shù)）、λ（溝道長度調(diào)制參數(shù)）、γ（體閾值參數(shù)）、ф等。推出小信號(hào)模型。25第二十五頁，共60頁。NMOS跨導(dǎo)特性（VDS=0.1V）26第二十六頁，共60頁。NMOS輸出特性（VGS=2VT）27第二十七頁，共60頁。NMOS輸出特性（VGS=4VT）28第二十八頁，共60頁。修正的Sah模型29第二十九頁，共60頁。襯底電壓對(duì)NMOS閾值電壓VTH的影響30第三十頁，共60頁。0.8umCMOS工藝的大信號(hào)模型參數(shù)31第三十一頁，共60頁。大信號(hào)NMOS的寄生電容耗盡電容：CBD、CBS柵電容：CGS、CGD、CGB32第三十二頁，共60頁。耗盡電容CBD、CBS其中ABD為Bulk-Drain面積；

0.33<MJ<0.533第三十三頁，共60頁。柵電容：CGS、CGD、CGB交疊電容C1、C2（柵-體交疊電容）、C334第三十四頁，共60頁。NMOS柵電容總結(jié)35第三十五頁，共60頁。三、MOS小信號(hào)模型簡(jiǎn)化計(jì)算的線性模型；在大信號(hào)電壓和電流完全可以用直線表示時(shí)才有效；基于大信號(hào)模型所實(shí)現(xiàn)，依賴于大信號(hào)工作條件。36第三十六頁，共60頁。等效跨導(dǎo)gbd、gbs和溝道跨導(dǎo)gm、gmbs、gds37第三十七頁，共60頁。飽和區(qū)小信號(hào)跨導(dǎo)38第三十八頁，共60頁。非飽和區(qū)小信號(hào)跨導(dǎo)39第三十九頁，共60頁。四、SpiceLevel3Model40第四十頁，共60頁。BSIM3V3Model工業(yè)標(biāo)準(zhǔn)MOSSpice仿真模型；適用于亞微米、沈亞微米CMOS工藝；充分考慮了閾值電壓的減小、遷移率的退化、溝道長度調(diào)制效應(yīng)、熱電子效應(yīng)等；支持Hspice、Spectre等仿真工具；41第四十一頁，共60頁。MOSFET49級(jí)模型(Level=49,BSIM3V3)1995年10月31日由加州柏克萊分校推出.基于物理的深亞微米MOSFET模型.可用于模擬和數(shù)字電路模擬。模型考慮了(1) 閾值電壓下降,(2) 非均勻摻雜效應(yīng),(3) 垂直電場(chǎng)引起的遷移率下降,(4) 載流子極限漂移速度引起的溝道電流飽和效應(yīng),(5) 溝道長度調(diào)制(6) 漏源電源引起的表面勢(shì)壘降低而使閾值電壓下降的靜電反饋效應(yīng).(7) 襯底電流引起的體效應(yīng)(8) 亞閾值導(dǎo)通效應(yīng)(9) 寄生電阻效應(yīng)42第四十二頁，共60頁。

共有166(174)個(gè)參數(shù)!67個(gè)DC參數(shù)13個(gè)AC和電容參數(shù)2個(gè)NQS模型參數(shù)10個(gè)溫度參數(shù)11個(gè)W和L參數(shù)4個(gè)邊界參數(shù)4個(gè)工藝參數(shù)8個(gè)噪聲模型參數(shù)47二極管,耗盡層電容和電阻參數(shù)8個(gè)平滑函數(shù)參數(shù)(在3.0版本中)MOSFET49級(jí)模型(Level=49,BSIM3V3)43第四十三頁，共60頁。不同MOSFET模型應(yīng)用場(chǎng)合Level1 簡(jiǎn)單MOSFET模型Level2 2m器件模擬分析Level3 0.9m器件數(shù)字分析BSIM1 0.8m器件數(shù)字分析BSIM2 0.3m器件模擬與數(shù)字分析BSIM3 0.5m器件模擬分析與0.1m器件數(shù)字分析Level=6 亞微米離子注入器件Level=50 小尺寸器件模擬電路分析Level=11 SOI器件對(duì)電路設(shè)計(jì)工程師來說,采用什么模型參數(shù)在很大程度上還取決于能從相應(yīng)的工藝制造單位得到何種模型參數(shù).44第四十四頁，共60頁。五、Hspice仿真介紹MOS晶體管的Netlist表達(dá)M13670NCHW=100UL=1U模型描述.Model<ModelName><ModelType><ModelParameters>ModelName如“NCH”；ModelType如“PMOS”ModelParammeters如Level=1VTO-1KP=50UGAMMA=0.5LAMBDA=0.0145第四十五頁，共60頁。Hspice數(shù)據(jù)流程46第四十六頁，共60頁。Hspice輸入文件格式（.sp）

Includefiles.INC‘a(chǎn)nd2.subckt’LibraryCall.LIB‘/vlsi-data/eda_models/hspice/tsmc035/logsp35.l’TTNetlistmp1 1 2 vdd! vdd! pchw=2.8ul=0.6umn1 1 2 gnd! gnd! nchw=1.4ul=0.6uC1 3 gnd! 250fF IC=3.3VR2 2 3 100megOutputControl.meastranTrTRIGv(in)val=‘3.3/2'TD=’10n'RISE=1+TARGv(out)val=‘3.3/2'RISE=1.meastranTfTRIGv(in)val=‘3.3/2'TD=’10n'FALL=1+TARGv(out)val=‘3.3/2'FALL=1.measTdelayparam='(Tr+Tf)/2'47第四十七頁，共60頁。Hspice激勵(lì)介紹（直流電壓/電流源）Vdcn1n23.3n1n2tdtperv1v2tpwtftrIdcn3n420mPulse :Vpuln1n2pulse(v1v2tdtrtftpwtper)3.3V20mAn3n448第四十八頁，共60頁。Hspice分析類型

Transientanalysis.TRAN 0.1n 100nUICOperatingPoint.OP

DCSweep.DC vin 1V 5V 0.5VACsmallsignalanalysis.AC LIN 1K 100MEG.AC DEC 1K 100MEG

ExecutingHSPICE%hspicemy

?49第四十九頁，共60頁。MOS晶體管DC分析50第五十頁，共60頁。兩級(jí)CMOSOPA的Hspice仿真51第五十一頁，共60頁。Hspice仿真器用戶界面52第五十二頁，共60頁。波形工具Awaves53第五十三頁，共60頁。查看仿真結(jié)果54第五十四頁，共60頁。分析仿真結(jié)果55第五十五頁，共60頁。分析仿真結(jié)果56第五十六頁，共60頁。N溝JFET的結(jié)構(gòu)示意圖和電路符號(hào)六、NJFET介紹57第五十七頁，共60頁。JFET介紹最早具有實(shí)際結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管是在N型或者P型半導(dǎo)體基片上制作一對(duì)PN結(jié)及相應(yīng)的金屬電極，兩個(gè)PN結(jié)之間有導(dǎo)電溝道，通過改變外加PN界的反向偏置電壓，以改變PN結(jié)耗盡層的厚度，從而達(dá)到改變溝道區(qū)載流子密度以控制溝道輸出電流的目的，因此，這種場(chǎng)效應(yīng)管也被稱為PN結(jié)型場(chǎng)效應(yīng)晶體管，即PNJFET（PNJu