28GHz 5G通信頻段射頻前端模塊MMIC的設計-設計應用

精品文檔-下載后可編輯GHz5G通信頻段射頻前端模塊MMIC的設計-設計應用1.設計目標FEM發(fā)射通道的設計著重于功率回退下實現(xiàn)高效率，以提供線性放大，這是5G通信系統(tǒng)提出的要求。功率回退下的目標功率附加效率(PAE)定為6%，三階交調(IMD3)低于-35dBc(功率回退值：從1dB壓縮點開始大約退回7dB)。對應1dB壓縮點(P1dB)的RF輸出功率定為20dBm。而接收通道需要在非常低的電流消耗下(15mA，+4V電源)，實現(xiàn)低于4dB的噪聲系數(shù)(包括開關損耗)。射頻前端MMIC的功能框圖如圖1所示。發(fā)送信號路徑從圖的上半部分中的左側延伸到右側;輸入端口位于標有“PA_RFin”的引腳上。輸入信號由三級功放(PA)放大，然后通過RF功率檢測器和單刀雙擲(SPDT)開關連接至天線。片上定向功率檢測器可監(jiān)測發(fā)射出的射頻輸出功率，并且片上集成了溫度補償功能。帶補償?shù)墓β蕶z測器輸出由電壓“Vref”和電壓“Vdet”之間的差值決定。芯片內集成了由(低電平有效)邏輯信號“PA_ON”控制的快速開關賦能電路(圖1中的PA賦能電路)。可在發(fā)射和接收模式之間切換時，快速給PA上電和斷電，從而在PA不用時達到僅使用0.1mA的電流，限度地提高整個系統(tǒng)的效率。

進一步評估了史密斯圓圖上的其他阻抗點下，功放的P1dB和功率回退兩種條件下的性能。圖2a中的負載條件明顯具有的綜合性能，因此被選定用于輸出級設計。終選擇了52mA/mm的偏置電流，并選擇了8x50μm器件作為輸出級的基本單元，以滿足功率指標要求。并根據(jù)總的傳輸增益指標確定了需要三級放大。通過依次為驅動放大級和預驅動放大級選擇晶體管尺寸來設計完整的三級功率放大器。這同樣需要仔細考慮設計折中，因為較大的晶體管尺寸可改善整體線性度但會降低PAE。當所有晶體管的尺寸和偏置確定后，就可以繼續(xù)進行匹配和偏置電路的詳細設計。版圖設計從整個設計過程的早期階段就需要開始考慮，以避免不引入過大的寄生效應以及確保設計的可實現(xiàn)性。功放的和第二級使用共同的柵極偏置引線(加在引腳PA_Vg12上)，而第三級設置單獨的偏置引線(PA_Vg3)。這樣就可以單獨優(yōu)化兩個電壓，以對PA的線性度或PAE進行提升。漏極供電可以類似地通過兩個獨立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個引腳在PCB板上是相連的。SPDT開關采用串并結構，該設計中的串聯(lián)和并聯(lián)分支中集成了多個晶體管以提高線性度1。晶體管截止時的電容限制了關斷狀態(tài)下器件在高頻率處的固有隔離度，在28GHz時開關晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會增加導通狀態(tài)下的插入損耗并降低其線性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補償來改善關斷狀態(tài)隔離度。經(jīng)過細致設計確保導通狀態(tài)下具有較低插入損耗，以實現(xiàn)發(fā)射通道的高輸出功率和接收通道的低噪聲系數(shù)。開關由一個比特位控制電壓“Vctrl1”控制，該位設置為4V時表示發(fā)射模式、0V時表示接收模式?！皢蔚峨p擲控制電路”(SPDT控制電路)可實現(xiàn)單比特控制，該電路本質上是一對二線譯碼器。控制電路和SPDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。接收通道的輸入位于通過SPDT連接到兩級LNA輸入的“天線”引腳處。接收通道的輸出位于標記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開關賦能電路，使得LNA在不工作時僅消耗低至0.1mA的電流。低噪聲放大器設計過程的關鍵是找到一種消耗電流低、又具有良好噪聲系數(shù)和足夠線性度的設計。重要的步是選擇合適的晶體管尺寸。可使用多個短叉指來減小晶體管的柵極電阻并改善噪聲系數(shù)。低噪放的兩級都采用了串聯(lián)感性反饋，以使噪聲系數(shù)所需的阻抗更接近于共軛匹配和增益所需的阻抗。低噪聲放大器的級以噪聲系數(shù)為設計優(yōu)化目標，但仍需產生足夠的增益才能充分降低第二級噪聲系數(shù)的影響。低噪放第二級的噪聲系數(shù)并不重要，因此這級設計成比級有更高的增益。設計得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上?！癓NA_Vsense”引腳則提供對偏置電流的監(jiān)測。監(jiān)測到的偏置電流信息可以用于控制柵極電壓以補償例如溫度等環(huán)境條件的變化。在正確偏置下，此監(jiān)測引腳的電壓為3.9V。使用增強型晶體管的工藝意味著只需要正電源電壓，從而使MMIC非常便于系統(tǒng)集成。仔細的電磁仿真對確保各個模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設計套件(PDK)中的模型進行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。3.評估和測試圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm×1.99mm。其焊盤/引腳位置與框圖中所示的位置相似，并且它還多集成了多個接地盤，以使其完全可以進行在片射頻測試(RFOW)。它被設計為采用低成本注塑成型5mm×5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設計從芯片到PCB的射頻過渡界面。設計了定制的引線框架用于實現(xiàn)該過渡，并且封裝體上的射頻端口都被設計為接地-信號-接地(GSG)界面。圖3：28GHz5G通信射頻前端模塊MMIC的芯片照片完成加工制造之后，對多塊芯片進行了在片射頻測試，以便在封裝之前確認芯片達成了流片即成功的設計目標。這里沒有給出在片射頻測試結果，給出的所有結果都是芯片完整封裝后安裝在典型PCB評估板上后測量得到的。PCB評估板采用低成本層壓板材料設計，適合大批量生產。將封裝好的射頻前端模塊樣品組裝到PCB評估板上;所有測量的性能都校準到PCB評估板上的封裝引腳處，從而包含了芯片到PCB過渡結構的影響。設計了TRL校準單元來將測量的性能校準到封裝的參考面。圖4顯示了TRL校準PCB板，以及一塊PCB評估板的照片。圖4：封裝好的射頻前端模塊驗證板和TRL校準板照片射頻前端模塊MMIC安裝在PCB上，并以封裝的射頻引腳為參考面獲取驗證結果。在驗證過程中使用市售的多通道DAC和ADC芯片來控制和監(jiān)測射頻前端模塊。該射頻前端模塊不需要任何負電壓，因為它采用的是增強型工藝。圖5給出了一個典型射頻前端模塊的發(fā)射通道的測量與仿真S參數(shù)的比較。測量數(shù)據(jù)和仿真結果相當吻合。在此模式下，LNA被關閉，SPDT控制位“Vctrl1”切換為高電平，而PA則偏置在+4V電壓下約70mA總靜態(tài)電流。從27到29GHz，小信號增益(S21)為17.1dB±0.4dB。輸入反射衰減(S11)在整個頻段優(yōu)于18dB。由于輸出匹配是按功率回退條件下PAE設計，而不是的S22，盡管如此測量到的S22(未給出圖示)在整個頻帶上為8dB或更好。圖5：射頻前端模塊的發(fā)射通道的小信號性能測試與仿真對比以輸出為參考的發(fā)射通道的三階截取點(OIP3)以100MHz的頻率間隔進行評估，以反映5G系統(tǒng)中的寬信道帶寬。圖6是典型射頻前端模塊的實測OIP3與有用頻率的功率之間的關系圖，其功率范圍從1至11dBm?？梢钥闯鲈?G頻段上的OIP3約為+28dBm，有用頻率功率在10dB范圍內變動時，OIP3變化很小。測量到的和仿真的OIP3與頻率的關系如圖7所示，具有良好的一致性。圖6：射頻前端模塊發(fā)射通道的OIP3與頻率和輸出功率的關系(100MHz的頻率間隔)圖7：測得的和仿真的OIP3隨頻率變化的比較盡管5G通信系統(tǒng)需要線性放大來保持調制保真度，但為了提供一個便于比較的性能指標，還是有必要測量輸出P1dB和PAE。測量所得性能如圖8所示，可見P1dB在20.2dBm左右，并在飽和時上升到21dBm。FEM的發(fā)射通道PAE約為20%，僅在該頻帶的高段略有下降。圖8：發(fā)射通道測得的P1dB和PAE隨頻率的變化關系如上所述，該FEM的設計是為了實現(xiàn)從P1dB回退7dB左右時的性能指標(OIP3和PAE)。具體指標是在100MHz間隔的雙頻測試中，IMD3(三階交調項)相對于所需有用信號，要低-35dBc。這個工作點很接近于該射頻前端將用于的5G系統(tǒng)的設定要求。圖9顯示了在-35dBc的IMD3點工作時，測量和仿真的PAE和總射頻輸出功率的關系圖。測得的PAE達到較好的6.5%，主要是由于PA被設計工作在深AB類。總射頻輸出功率大約為13.5dBm，這對應于+28dBm的OIP3功率。圖9：7dB功率回退下發(fā)射通道測試和仿真所得的功率和PAE比較。根據(jù)片上射頻通道功率檢測器的特性，可通過一個直流電壓監(jiān)測射頻輸出功率的大小。圖10給出了溫度補償檢測器輸出電壓“Vref-Vdet”(mV為單位，對數(shù)坐標)與輸出功率(單位dBm)的關系，包含了超過15dB的變化范圍。在對數(shù)坐標下這個特性關系是線性的，使得功率監(jiān)測更容易。圖10：28GHz時射頻前端模塊發(fā)射通道的片上功率檢測器輸出特性曲線當使用FEM的接收通道時，PA被關閉，“Vctrl1”設置為0V，LNA被偏置在+4V電源下10mA左右，此時在“LNA_Vsense”引腳上觀察到3.9V電壓。圖11給出了測量和仿真增益和噪聲系數(shù)(NF)的比較。測得的小信號增益約為13.5dB，整個頻段的增益平坦度達到±0.3dB。接收通道具有的噪聲系數(shù)，從27到29GHz的典型值為3.3dB，且仿真和測量到的性能之間具有良好的一致性。圖11：接收通道測試和仿真所得增益與噪聲系數(shù)接收通道也具有相當不錯的線性度，且只消耗不大的功率(只有40mW：4V時10mA)。諸如P1dB和OIP3等關鍵指標在整個頻段分別為6.2和21dBm左右。圖12是測試所得P1dB和OIP3隨頻率變化的關系。圖12：接收通道測試所得P1dB和OIP34.結論本文介紹的射頻前端MMIC將在未來的28GHz頻段5G系統(tǒng)中發(fā)揮關鍵作用。該模塊已經(jīng)驗證可以滿足集成到毫米波相控陣或波束切換終端的所有要求，并提供卓越的發(fā)射通道線性度和效率，同時還有出色的接收噪聲系數(shù)。發(fā)射和接收通道的關鍵性能指標都達到了設計要求，使得該模塊非常適合毫米波5G應用。該芯片還包括了多種實用的功能，如發(fā)射功率檢測器、發(fā)射和接收賦能電路，SPDT譯碼器電路和接收偏置監(jiān)測電路。采用的0.15μm增強型砷化鎵PHEMT工藝實現(xiàn)。該模塊非常易于使用常見的多通道ADC和DAC芯片進行控制和監(jiān)測。此外，該模塊可方便地封裝在一個緊湊且低成本的5mm×5mmQFN表貼塑料封裝中PA通常會工作在從壓縮點回退幾dB的條件下，以保持其發(fā)射的調制信號不嚴重失真。設計方法是優(yōu)化功率放大器工作在P1dB點回退7dB左右的性能。為了在該工作條件下達到較優(yōu)的PAE，PA將偏置在深AB類。2.設計折中策略該設計起始于對候選單元晶體管進行器件級仿真。這項仿真工作可以獲得如器件尺寸、偏置點、目標阻抗、PA級數(shù)和驅動器比率等關鍵信息，為后續(xù)精細的功率放大器設計奠定了堅實的基礎。這項工作的一個重要部分在于確定如何限度地提高功率回退下的PAE。一般來說，可通過降低器件靜態(tài)偏置電流密度來實現(xiàn)。但是該方法中電流密度可往下調的范圍受限于增益和線性度約束，因為這兩者都隨著電流密度的降低而惡化。功率回退條件下的PAE和增益與線性度之間有明確的折中關系。設計中主要關心的線性度指標是在功率回退條件下，IMD3必須小于-35dBc。如圖2所示，在偏置電流降低的情況下，IMD3性能對基頻負載條件特別敏感。圖2a顯示了偏置為深AB類的8×50μm器件在4V、75mA/mm時的負載牽引仿真結果，并標出了P1dB下的PAE點對應的負載。該圖還給出了仿真所得該負載和功率回退條件下IMD3的性能，表明離-35dBc的指標還有大約4dB的裕度。仿真的PAE在該功率回退條件下約為15%，且該效率只計入器件的作用，不包括任何輸出損耗。圖2b顯示了相同器件和偏置工作條件下，P1dB功率點對應的負載以及IMD3等信息。發(fā)現(xiàn)在相同的相對功率回退情況下，其IMD3的性能明顯更差，超出指標5dB以上，而此時PAE和前一種條件相似，約為15.7%。

圖2：P1dB條件下PAE對應的阻抗點以及對應的功率回退條件下的IMD3(a);P1dB條件下功率對應的阻抗點以及對應的功率回退條件下的IMD3(b)。

進一步評估了史密斯圓圖上的其他阻抗點下，功放的P1dB和功率回退兩種條件下的性能。圖2a中的負載條件明顯具有的綜合性能，因此被選定用于輸出級設計。終選擇了52mA/mm的偏置電流，并選擇了8x50μm器件作為輸出級的基本單元，以滿足功率指標要求。并根據(jù)總的傳輸增益指標確定了需要三級放大。

通過依次為驅動放大級和預驅動放大級選擇晶體管尺寸來設計完整的三級功率放大器。這同樣需要仔細考慮設計折中，因為較大的晶體管尺寸可改善整體線性度但會降低PAE。當所有晶體管的尺寸和偏置確定后，就可以繼續(xù)進行匹配和偏置電路的詳細設計。版圖設計從整個設計過程的早期階段就需要開始考慮，以避免不引入過大的寄生效應以及確保設計的可實現(xiàn)性。功放的和第二級使用共同的柵極偏置引線(加在引腳PA_Vg12上)，而第三級設置單獨的偏置引線(PA_Vg3)。這樣就可以單獨優(yōu)化兩個電壓，以對PA的線性度或PAE進行提升。漏極供電可以類似地通過兩個獨立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個引腳在PCB板上是相連的。SPDT開關采用串并結構，該設計中的串聯(lián)和并聯(lián)分支中集成了多個晶體管以提高線性度1。晶體管截止時的電容限制了關斷狀態(tài)下器件在高頻率處的固有隔離度，在28GHz時開關晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會增加導通狀態(tài)下的插入損耗并降低其線性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補償來改善關斷狀態(tài)隔離度。經(jīng)過細致設計確保導通狀態(tài)下具有較低插入損耗，以實現(xiàn)發(fā)射通道的高輸出功率和接收通道的低噪聲系數(shù)。開關由一個比特位控制電壓“Vctrl1”控制，該位設置為4V時表示發(fā)射模式、0V時表示接收模式?！皢蔚峨p擲控制電路”(SPDT控制電路)可實現(xiàn)單比特控制，該電路本質上是一對二線譯碼器?？刂齐娐泛蚐PDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。接收通道的輸入位于通過SPDT連接到兩級LNA輸入的“天線”引腳處。接收通道的輸出位于標記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開關賦能電路，使得LNA在不工作時僅消耗低至0.1mA的電流。低噪聲放大器設計過程的關鍵是找到一種消耗電流低、又具有良好噪聲系數(shù)和足夠線性度的設計。重要的步是選擇合適的晶體管尺寸?？墒褂枚鄠€短叉指來減小晶體管的柵極電阻并改善噪聲系數(shù)。低噪放的兩級都采用了串聯(lián)感性反饋，以使噪聲系數(shù)所需的阻抗更接近于共軛匹配和增益所需的阻抗。低噪聲放大器的級以噪聲系數(shù)為設計優(yōu)化目標，但仍需產生足夠的增益才能充分降低第二級噪聲系數(shù)的影響。低噪放第二級的噪聲系數(shù)并不重要，因此這級設計成比級有更高的增益。設計得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上?！癓NA_Vsense”引腳則提供對偏置電流的監(jiān)測。監(jiān)測到的偏置電流信息可以用于控制柵極電壓以補償例如溫度等環(huán)境條件的變化。在正確偏置下，此監(jiān)測引腳的電壓為3.9V。使用增強型晶體管的工藝意味著只需要正電源電壓，從而使MMIC非常便于系統(tǒng)集成。仔細的電磁仿真對確保各個模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設計套件(PDK)中的模型進行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。3.評估和測試圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm×1.99mm。其焊盤/引腳位置與框圖中所示的位置相似，并且它還多集成了多個接地盤，以使其完全可以進行在片射頻測試(RFOW)。它被設計為采用低成本注塑成型5mm×5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設計從芯片到PCB的射頻過渡界面。設計了定制的引線框架用于實現(xiàn)該過渡，并且封裝體上的射頻端口都被設計為接地-信號-接地(GSG)界面。

圖3：28GHz5G通信射頻前端模塊MMIC的芯片照片完成加工制造之后，對多塊芯片進行了在片射頻測試，以便在封裝之前確認芯片達成了流片即成功的設計目標。這里沒有給出在片射頻測試結果，給出的所有結果都是芯片完整封裝后安裝在典型PCB評估板上后測量得到的。PCB評估板采用低成本層壓板材料設計，適合大批量生產。將封裝好的射頻前端模塊樣品組裝到PCB評估板上;所有測量的性能都校準到PCB評估板上的封裝引腳處，從而包含了芯片到PCB過渡結構的影響。設計了TRL校準單元來將測量的性能校準到封裝的參考面。圖4顯示了TRL校準PCB板，以及一塊PCB評估板的照片。

圖4：封裝好的射頻前端模塊驗證板和TRL校準板照片射頻前端模塊MMIC安裝在PCB上，并以封裝的射頻引腳為參考面獲取驗證結果。在驗證過程中使用市售的多通道DAC和ADC芯片來控制和監(jiān)測射頻前端模塊。該射頻前端模塊不需要任何負電壓，因為它采用的是增強型工藝。圖5給出了一個典型射頻前端模塊的發(fā)射通道的測量與仿真S參數(shù)的比較。測量數(shù)據(jù)和仿真結果相當吻合。在此模式下，LNA被關閉，SPDT控制位“Vctrl1”切換為高電平，而PA則偏置在+4V電壓下約70mA總靜態(tài)電流。從27到29GHz，小信號增益(S21)為17.1dB±0.4dB。輸入反射衰減(S11)在整個頻段優(yōu)于18dB。由于輸出匹配是按功率回退條件下PAE設計，而不是的S22，盡管如此測量到的S22(未給出圖示)在整個頻帶上為8dB或更好。

圖5：射頻前端模塊的發(fā)射通道的小信號性能測試與仿真對比以輸出為參考的發(fā)射通道的三階截取點(OIP3)以100MHz的頻率間隔進行評估，以反映5G系統(tǒng)中的寬信道帶寬。圖6是典型射頻前端模塊的實測OIP3與有用頻率的功率之間的關系圖，其功率范圍從1至11dBm?？梢钥闯鲈?G頻段上的OIP3約為+28dBm，有用頻率功率在10dB范圍內變動時，OIP3變化很小。測量到的和仿真的OIP3與頻率的關系如圖7所示，具有良好的一致性。

圖6：射頻前端模塊發(fā)射通道的OIP3與頻率和輸出功率的關系(100MHz的頻率間隔)

圖7：測得的和仿真的OIP3隨頻率變化的比較盡管5G通信系統(tǒng)需要線性放大來保持調制保真度，但為了提供一個便于比較的性能指標，還是有必要測量輸出P1dB和PAE。測量所得性能如圖8所示，可見P1dB在20.2dBm左右，并在飽和時上升到21dBm。FEM的發(fā)射通道PAE約為20%，僅在該頻帶的高段略有下降。

圖8：發(fā)射通道測得的P1dB和PAE隨頻率的變化關系如上所述，該FEM的設計是為了實現(xiàn)從P1dB回退7dB左右時的性能指標(OIP3和PAE)。具體指標是在100MHz間隔的雙頻測試中，IMD3(三階交調項)相對于所需有用信號，要低-35dBc。這個工作點很接近于該射頻前端將用于的5G系統(tǒng)的設定要求。圖9顯示了在-35dBc的IMD3點工作時，測量和仿真的PAE和總射頻輸出功率的關系圖。測得的PAE達到較好的6.5%，主要是由于PA被設計工作在深AB類?？偵漕l輸出功率大約為13.5dBm，這對應于+28dBm的