計算機組成原理知識點總結(jié)詳細版

計算機組成原理知識點總結(jié)——詳細版

計算機組成原理20XX年12月期末考試復(fù)習(xí)大綱

第一章

1.計算機軟件的分類。

P11計算機軟件一般分為兩大類：一類叫系統(tǒng)程序，一類叫應(yīng)用程序。

2.源程序轉(zhuǎn)換到目標程序的方法。

P12源程序是用算法語言編寫的程序。

目標程序（目的程序）是用機器語言書寫的程序。

源程序轉(zhuǎn)換到目標程序的方法一種是通過編譯程序把源程序翻譯成目的程序，另一種是通過解釋程序解釋執(zhí)行。

3.怎樣理解軟件和硬件的邏輯等價性。

P14因為任何操作可以有軟件來實現(xiàn)，也可以由硬件來實現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來完成。對于某一機器功能采用硬件方案還是軟件方案，取決于器件價格，速度，可靠性，存儲容量等因素。因此，軟件和硬件之間具有邏輯等價性。

第二章

1.定點數(shù)和浮點數(shù)的表示方法。

P16定點數(shù)通常為純小數(shù)或純整數(shù)。

X=XnXn-1…..X1X0

Xn為符號位，0表示正數(shù)，1表示負數(shù)。其余位數(shù)代表它的量值。

純小數(shù)表示范圍0≤|X|≤1-2

純整數(shù)表示范圍0≤|X|≤2-1n-n

浮點數(shù)：一個十進制浮點數(shù)N=10E.M。一個任意進制浮點數(shù)N=RE.M其中M稱為浮點數(shù)的尾數(shù)，是一個純小數(shù)。E稱為浮點數(shù)的指數(shù)，是一個整數(shù)。比例因子的基數(shù)R=2對二進制計數(shù)的機器是一個常數(shù)。

做題時請注意題目的要求是否是采用IEEE754標準來表示的浮點數(shù)。

32位浮點數(shù)S（31）E（30-23）M（22-0）

64位浮點數(shù)S（63）E（62-52）M（51-0）

S是浮點數(shù)的符號位0正1負。E

M為尾數(shù)。P18

P18

2.數(shù)據(jù)的原碼、反碼和補碼之間的轉(zhuǎn)換。數(shù)據(jù)零的三種機器碼的表示方法。

P21一個正整數(shù)，當用原碼、反碼、補碼表示時，符號位都固定為0，用二進制表示的數(shù)位值都相同，既三種表示方法完全一樣。

一個負整數(shù)，當用原碼、反碼、補碼表示時，符號位都固定為1，用二進制表示的數(shù)位值都不相同，表示方法。

1.原碼符號位為1不變，整數(shù)的每一位二進制數(shù)位求反得到反碼；

2.反碼符號位為1不變，反碼數(shù)值位最低位加1，得到補碼。

例：x=(+122)10=(+1111010)2原碼、反碼、補碼均為01111010

Y=(-122)10=(-1111010)2原碼11111010、反碼10000101、補碼10000110

+0原碼00000000、反碼00000000、補碼00000000

-0原碼10000000、反碼11111111、補碼10000000

3.定點數(shù)和浮點數(shù)的加、減法運算：公式的運用、溢出的判斷。

P63已知x和y，用變形補碼計算x+y，同時指出結(jié)果是否溢出。

（1）x=11011y=00011（2）x=11011y=-10101（3）x=-10110y=-00001

已知x和y，用變形補碼計算x-y，同時指出結(jié)果是否溢出。

（1）x=11011y=-11111（2）x=10111y=11011（3）x=11011y=-10011

P63設(shè)階碼3位，尾數(shù)6位，按浮點運算方法，完成下列取值的[x+y],[x-y]運算.

（2）x=2-101*（-0.010110）y=2-100*（0.010110）

P29溢出的判斷：第一種方法是采用雙符號位法（變形補碼）。

任何正數(shù)，兩個符號位都是“0”，任何負數(shù)，兩個符號位都是“1”，如果兩個數(shù)相加后，其結(jié)果的符號位出現(xiàn)“01”或“10”兩種組合時，表示發(fā)生溢出。最高符號位永遠表示結(jié)果的正確符號。第二種方法是采用單符號位法。P30

4.運算器可以執(zhí)行哪些運算？

算術(shù)運算：加法，減法運算，乘法，除法運算。

邏輯運算：邏輯與，或，非運算等。

5.數(shù)據(jù)的不同進制表示。P18

一、二進制數(shù)轉(zhuǎn)換成十進制數(shù)

由二進制數(shù)轉(zhuǎn)換成十進制數(shù)的基本做法是，把二進制數(shù)首先寫成加權(quán)系數(shù)展開式，然后按十進制加法規(guī)則求和。這種做法稱為"按權(quán)相加"法。

二、十進制數(shù)轉(zhuǎn)換為二進制數(shù)

十進制數(shù)轉(zhuǎn)換為二進制數(shù)時，由于整數(shù)和小數(shù)的轉(zhuǎn)換方法不同，所以先將十進制數(shù)的整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換后，再加以合并。

1.十進制整數(shù)轉(zhuǎn)換為二進制整數(shù)

十進制整數(shù)轉(zhuǎn)換為二進制整數(shù)采用"除2取余，逆序排列"法。具體做法是：用2去除十進制整數(shù)，可以得到一個商和余數(shù)；再用2去除商，又會得到一個商和余數(shù)，如此進行，直到商為零時為止，然后把先得到的余數(shù)作為二進制數(shù)的低位有效位，后得到的余數(shù)作為二進制數(shù)的高位有效位，依次排列起來。

2．十進制小數(shù)轉(zhuǎn)換為二進制小數(shù)

十進制小數(shù)轉(zhuǎn)換成二進制小數(shù)采用"乘2取整，順序排列"法。具體做法是：用2乘十進制小數(shù)，可以得到積，將積的整數(shù)部分取出，再用2乘余下的小數(shù)部分，又得到一個積，再將積的整數(shù)部分取出，如此進行，直到積中的小數(shù)部分為零，或者達到所要求的精度為止。

然后把取出的整數(shù)部分按順序排列起來，先取的整數(shù)作為二進制小數(shù)的高位有效位，后取的整數(shù)作為低位有效位。

三、二進制數(shù)轉(zhuǎn)換成八進制數(shù)

三位二進制數(shù)，得一位八進制數(shù)。101010011=（101）5（010）2（011）3=523

四、八進制數(shù)轉(zhuǎn)換成二進制數(shù)

一位八進制數(shù)，得三位二進制數(shù)。523=（101）5（010）2（011）3=101010011

五、二進制數(shù)轉(zhuǎn)換成十六進制數(shù)

四位二進制數(shù)，得一位十六進制數(shù)。1101000101100=（1010）A（0010）2（1100）C=A2C

六、十六進制數(shù)轉(zhuǎn)換成二進制數(shù)

一位十六進制數(shù)，得四位二進制數(shù)。A2C=（1010）A（0010）2（1100）C=1101000101100

十進制整數(shù)轉(zhuǎn)二進制整數(shù)：除2取余

用2輾轉(zhuǎn)相除至結(jié)果為1

將余數(shù)和最后的1從下向上倒序?qū)懢褪墙Y(jié)果

例如302

302/2=151余0

151/2=75余1

75/2=37余1

37/2=18余1

18/2=9余0

9/2=4余1

4/2=2余0

2/2=1余0

故二進制為100101110

二進制轉(zhuǎn)十進制

從最后一位開始算，依次列為第0、1、2...位

第n位的數(shù)（0或1）乘以2的n次方

得到的結(jié)果相加就是答案

例如:01101011.轉(zhuǎn)十進制:

第0位:1乘2的0次方=1

1乘2的1次方=2

0乘2的2次方＝0

1乘2的3次方＝8

0乘2的4次方＝0

1乘2的5次方＝32

1乘2的6次方＝64

0乘2的7次方＝0

然后：1＋2＋0＋8＋0＋32＋64＋0＝107.

二進制01101011＝十進制107．

第三章

1.主存的性能指標有哪些？

存儲容量，存取時間，存儲周期，存儲器帶寬。

存取時間，存儲周期，存儲器帶寬反映了主存的速度指標。

2.存儲器容量的擴充方法及應(yīng)用。P73

1.字長位數(shù)擴展

2.字存儲容量擴展

P1011.設(shè)有一個具有20位地址和32位字長的存儲器，問：

（1）該存儲器能存儲多少個字節(jié)的信息？

（2）如果存儲器由512K*8位SRAM芯片組成，需要多少片？

（3）需要多少位地址做芯片選擇？

解：（1）220*32/8=222=4M字節(jié)

（2）（1024K*32）/（512K*8）=2*4=8片

（3）1位

5.要求用256K*16位SRAM芯片設(shè)計1024K*32位的存儲器。SRAM芯片有兩個控制端：當W/R=1時執(zhí)行讀操作，當W/R=0時執(zhí)行讀操作。

解：需要（1024K*32）/（256K*16）=4*2=8片SRAM芯片，需要log2(1024K/256K)=2位地址做芯片選擇

7.某機器中，已知配有一個地址空間為0000H-3FFFH的ROM區(qū)域?，F(xiàn)在再用一個RAM芯片（8K*8）形成40K*16位的RAM區(qū)域，起始地址為6000H。假設(shè)RAM芯片有CS和WE信號控制端。CPU的地址總線為A15-A0，數(shù)據(jù)總線為D15-D0，控制信號為R/W（讀/寫），（訪存），要求：

（1）畫出主存地址框圖。

（2）畫出組成連接框圖。

解：（1）需要（40K*16）/（8K*8）=5*2=10片SRAM芯片，log2(40K/8K)≈2.2取3位地址

做芯片選擇

（2）

3.雙端口存儲器和多體交叉存儲器的工作原理。P86

雙端口存儲器采用空間并行技術(shù)，具有兩組相互獨立的控制電路，進行并行的獨立操作。多體交叉存儲器采用時間并行技術(shù)，具有多個相互獨立，容量相同的模塊，各模塊的讀寫過程采用流水線方式重疊進行。

4.cache存儲器的原理、映射方式、寫回方式及相關(guān)的計算。

P93CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。一個塊由若干字組成，是定長的。當CPU讀取主存中一個字時，便發(fā)出此字的映射方式1.全相聯(lián)映射方式2.直接映射方式3.組相聯(lián)映射方式

cache的數(shù)據(jù)塊大小稱為行，主存的數(shù)據(jù)塊大小稱為塊。行與塊是等長的。在全相聯(lián)映射方式中，將主存中一個塊的地址（塊號）與塊的modm式中m為cache中的總行數(shù)。在直接映射方式中，cache將s位的塊地址分成兩部分：r位作為cache的行地址，s-r位作為標記（tag）與塊數(shù)據(jù)一起保存在該行。

組相聯(lián)映射方式：將cache分成u組，每組v行。主存塊存放到哪個組是固定的，至于存到該組哪一行是靈活的，即有如下函數(shù)關(guān)系：m=u*v

組號q=jmodu

塊內(nèi)存地址中s位塊號劃分成兩部分：低序的d位（2d=u）用于表示cache組號，高序的s-d位作為標記（tag）與塊數(shù)據(jù)一起存于此組的某行中。

P99寫回方式1.寫回法2.全寫法3.寫一次法

寫回法：當CPU寫cache命中時，只修改cache的9.CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache/主存系統(tǒng)的效率和平均訪問時間。

第四章

1.指令的格式由哪兩部分組成，各部分的作用。P105

由操作碼字段和地址碼字段組成。

指令的操作碼表示該指令應(yīng)進行什么性質(zhì)的操作。

指令的地址碼指明指令中所需操作數(shù)的地址。

2.根據(jù)操作碼，進行有關(guān)指令條數(shù)的計算。

P1254.指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點。

指令格式及尋址方式特點：

（1）操作碼字段6位，可指定64種操作。第10到第7位留空。指令長度為32位，雙字長二地址指令，用于訪問存儲器。

（2）RS型指令，一個操作數(shù)在通用寄存器（共16個），另一個操作數(shù)在主存中。

（3）有效地址可通過變址尋址求得，即有效地址等于變址寄存器（共16個）2.跳躍尋址方式

數(shù)據(jù)的尋址方式：1.隱含尋址2.立即尋址3.直接尋址4.間接尋址5.寄存器尋址6.寄存器間接尋址7.偏移尋址8.段尋址9.堆棧尋址

7.偏移尋址：相對尋址，基址尋址，變址尋址。

P1257.某計算機字長為32位，主存容量為64K字，采用單字長單地址指令，共有40條指令。試采用直接，立即，變址，相對四種尋址方式設(shè)計指令格式。

P12612.根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：

（1）操作數(shù)在寄存器中，為（寄存器）尋址方式。

（2）操作數(shù)地址在寄存器中，為（寄存器間接）尋址方式。

（3）操作數(shù)在指令中，為（立即）尋址方式。

（4）操作數(shù)地址（主存）在指令中，為（直接）尋址方式。

（5）操作數(shù)的地址，為某一寄存器CPU的功能：指令控制，操作控制，時間控制，數(shù)據(jù)加工。

CPU的組成部分：運算器，cache，控制器。

2.CPU中主要寄存器的作用。P129

①指令寄存器（IR）②程序計數(shù)器（PC）③數(shù)據(jù)地址寄存器（AR）④緩沖寄存器（DR）⑤通用寄存器（R0---R3）⑥狀態(tài)字寄存器（PSW）

①指令寄存器（IR）

用來保存當前正在執(zhí)行的一條指令。

②程序計數(shù)器（PC）

確定下一條指令的地址。

③地址寄存器（AR）

用來保存當前CPU所訪問的數(shù)據(jù)cache存儲器中單元的地址。

④數(shù)據(jù)緩沖寄存器（DR）

作為ALU運算結(jié)果和通用寄存器之間信息傳送中時間上的緩沖；補償CPU和內(nèi)存，外圍設(shè)備之間在操作速度上的差別。

⑤通用寄存器（R0---R3）

當算術(shù)邏輯單元（ALU）執(zhí)行算術(shù)或邏輯運算時，為ALU提供一個工作區(qū)。

⑥狀態(tài)字寄存器（PSW）

保存由算術(shù)指令和邏輯指令運算或測試結(jié)果建立的各種條件代碼。

3.指令周期、機器周期、時鐘周期的定義及三者之間的關(guān)系。P130

指令周期：CPU取出一條指令并執(zhí)行這條指令所需的時間。

機器周期（CPU周期）：從指令周期常常用若干個CPU周期數(shù)來表示。一個CPU周期又包含若干個時鐘周期（節(jié)拍脈沖或T周期）。

4.用方框圖語言表示指令周期。

P139圖5.14用方框圖語言表示指令周期

P128圖5.1CPU模型

P181參見上圖的數(shù)據(jù)通路，畫出取數(shù)指令“LAD（R3）,R0”的指令周期流程圖，其含義是將（R3）為地址數(shù)存單元的微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。

微操作：執(zhí)行部件接受微命令后所進行的操作。

相容性微命令：在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。

相斥性微命令：不能在同時或不能在同一個CPU周期內(nèi)并行執(zhí)行的微操作。

6.微指令與機器指令的關(guān)系。

P1501.一條機器指令對應(yīng)一個微程序，這個微程序是有若干條微指令組成的。

2.指令與資源相關(guān)，數(shù)據(jù)相關(guān)，控制相關(guān)

三種數(shù)據(jù)相關(guān)的名稱：寫后讀（RAW）讀后寫（WAR）寫后寫（WAW）

P165

8.流水時空圖的畫法、吞吐率和加速比的計算。

P18213.指令流水線有取址（IF），譯碼（ID）,執(zhí)行（EX），訪存（MEM），寫回寄存器堆（WB）五個過程段，共有20條指令連續(xù)輸入此流水線。

（1）畫出流水處理的時空圖，假設(shè)時鐘周期為100ns。

（2）求流水線的實際吞吐率（單位時間里執(zhí)行完畢的指令數(shù)）。

（3）求流水線的加速比。

第六章

1.總線帶寬的計算。

P185

2.總線中信息的傳送方式有哪幾種，各有什么特點？

P190串行傳送，并行傳送和分時傳送。

串行傳送：只需要一條傳輸線，且采用脈沖傳送；需要指定位時間，傳送時低位在前，高位在后。

并行傳送：信息有多少二進制位組成，就需要多少條傳輸線，采用電位傳送；并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。

分時傳送：一是采用總線復(fù)用方式，某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時間片，以便在不同的時間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)。另一種概念是共享總線的部件分時使用總線。

3.串行方式下波特率的計算及波形圖的畫法。

P193

4.總線的仲裁方式有哪些？集中式仲裁下幾種方式各自的特點。

集中式仲裁和分布式仲裁。

集中式仲裁：P194

（1）鏈式查詢方式：總線授權(quán)信號BG串行的從一個I/O接口傳送到下一個I/O接口。優(yōu)點：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，并且容易擴充。缺點：對詢問鏈的電路故障很敏感，優(yōu)先級固定，離總線仲裁器越近優(yōu)先級越高。。

（2）計數(shù)器定時查詢方式：如果計數(shù)從“0”開始，則與鏈式查詢方式相同；如果計數(shù)從中止點開始，則每個設(shè)備使用總線的優(yōu)先級相等。

（3）獨立請求方式：每一個共享總線的設(shè)備均有一對總線請求線BR和總線授權(quán)線BG。優(yōu)點：響應(yīng)時間快，對優(yōu)先次序的確定相當靈活。

5.總線的定時有哪幾種？各自的特點。P196

同步定時和異步定時。

同步定時：采用公共時鐘，每個功能模塊什么時候發(fā)送或接收信息都由統(tǒng)一時鐘規(guī)定，同步定時具有較高的傳輸頻率。

異步定時：不需要統(tǒng)一的公共時鐘信號，總線周期的長度是可變的，不把響應(yīng)時間強加到功能模塊上。允許快速和慢速的功能模塊都能連接到同一總線上。但增加了總線的復(fù)雜性和成本。

第七章

1.外圍設(shè)備的作用和分類。P209

除了CPU和主存外，計算機系統(tǒng)的每一部分都可作為一個外圍設(shè)備來看待。

外圍設(shè)備的作用是在計算機和其他機器之間，以及計算機與用戶之間提供聯(lián)系。分類：輸入設(shè)備，輸出設(shè)備，外存設(shè)備，數(shù)據(jù)通信設(shè)備，過程控制設(shè)備。

2.磁盤存儲器的主要技術(shù)指標及相關(guān)計算。P216

1英寸=25.4毫米

磁盤存儲器的主要技術(shù)指標：存儲密度，存儲容量，平均存取時間，數(shù)據(jù)傳輸率。

存儲密度分道密度，位密度和面密度。道密度是沿磁盤半徑方向單位長度上的磁道數(shù)，單位道/英寸。位密度是磁道單位長度上能記錄的二進制代碼位數(shù)，單位位/英寸。面密度是位密度和道密度的乘積，單位位/平方英寸。

存儲容量是一個磁盤存儲器所能存儲的字節(jié)總數(shù)。

平均存取時間：存取時間是指從發(fā)出讀寫命令后，磁頭從某一起始位置移動至新的記錄位置，到開始從盤片表面讀出或?qū)懭胄畔⒓由蟼魉蛿?shù)據(jù)所需要的時間。包括：找道時間，等待時間和數(shù)據(jù)傳送時間。

找道時間：將磁頭定位至所要求的磁道上所需的時間。

等待時間：找道完成后至磁道上需要訪問的信息到達磁頭下的時間。

數(shù)據(jù)傳送時間：磁頭讀取所訪問的信息所用的時間。

數(shù)據(jù)傳輸率：磁盤存儲器在單位時間內(nèi)向主機傳送數(shù)據(jù)的字節(jié)數(shù)。

P217

P2346.某雙面磁盤，每面有220道，已知磁盤轉(zhuǎn)速r=4000轉(zhuǎn)/分，數(shù)據(jù)傳輸率為185000B/s，求磁盤總?cè)萘俊?/p>

解：每道存儲量=185000B/s*60s/4000轉(zhuǎn)/分=2775B

磁盤總?cè)萘?2775B*220*2=1221000B=1.16MB

P23410.一臺活動頭磁盤機的盤片組共有20個可用的盤面，每個盤面直徑18英寸，可供記錄部分寬5英寸，已知道密度為100道/英寸，位密度為1000位/英寸（最每盤面道數(shù)=5*100=500道

每道存儲量=2*3.14*4*1000=25120b

盤片組總?cè)萘?25120b*500*20=251.2兆位

②轉(zhuǎn)速r=（1MB/s*60s）/25120b≈19108.3=19109（轉(zhuǎn)）

3.磁盤cache與主存cache的異同點。

P218主存cache在CPU和主存之間，存取時間短，全用硬件來實現(xiàn)。磁盤cache在主存和磁盤之間，一次存取的數(shù)量大，數(shù)據(jù)集中，速度要求較主存的cache低，一般由硬件和軟件共從完成。

4.分辨率、灰度級、刷存、刷存帶寬的概念和有關(guān)計算。P224

分辨率是指顯示器所能表示的像素個數(shù)。

灰度級是指黑白顯示器中所顯示的像素點的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃壴蕉啵瑘D像層次越清楚逼真。

刷存（刷新存儲器）是指存儲一幀圖像信息的存儲器。存儲量M=r*C。分辨率r越高，顏色深度C越多，刷新存儲器容量越大。如分辨率為1024*1024，256級顏色深度的圖像，存儲容量M=1024*1024*8bit=1MB。

第八章

1.CPU與外圍設(shè)備的信息交換方式有哪幾種，各自特點是什么？

程序查詢方式，程序中斷方式，直接內(nèi)存訪問（DMA）方式，通道方式。

程序查詢方式：數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計算機程序控制。優(yōu)點：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單。缺點：外圍設(shè)備動作很慢時將浪費CPU很多時間。

程序中斷方式：當一個中斷發(fā)生時，CPU暫停它的現(xiàn)行程序，而轉(zhuǎn)向中斷處理程序程序。當中斷處理完畢后，CPU又返回到它原來的程序停止的地方繼續(xù)執(zhí)行。適用于隨機出現(xiàn)的服務(wù)，并且一旦提出要求，應(yīng)立即執(zhí)行。

直接內(nèi)存訪問（DMA）方式：一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器從CPU完全接管對總線的控制。數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和外圍設(shè)備之間進行，以高速傳送數(shù)據(jù)。優(yōu)點：數(shù)據(jù)傳輸速率很高，傳輸速率僅受到內(nèi)存訪問時間的限制。適用于

內(nèi)存和高速外圍設(shè)備之間大批數(shù)據(jù)交換的場合。

通道方式：通道是一個具有特殊功能的處理器，可以實現(xiàn)對外圍設(shè)備的統(tǒng)一管理和外圍設(shè)備與內(nèi)存之間的數(shù)據(jù)傳送。

2.中斷處理過程中需注意的問題。

程序中斷方式，外界中斷請求是隨機的，但CPU只有在當前一條指令執(zhí)行完畢后，轉(zhuǎn)入公操作時才受理設(shè)備的中斷請求。

當CPU響應(yīng)外設(shè)的中斷請求時，CPU發(fā)出中斷響應(yīng)信號，同時關(guān)閉中斷（“中斷屏蔽”觸發(fā)器置“1”），并且把程序計數(shù)器PC的內(nèi)容，以及當前指令執(zhí)行完畢后CPU的狀態(tài)都保存到堆棧中去；中斷處理過程是由硬件和軟件結(jié)合來完成的。

3.多級中斷結(jié)構(gòu)中是怎樣實現(xiàn)中斷嵌套的？P247

1.在一個多級中斷結(jié)構(gòu)中，若有n級中斷，在CPU中就有n個中斷請求觸發(fā)器和n個中斷屏蔽觸發(fā)器。

2.在某一級中斷被響應(yīng)后，要置“1”（關(guān)閉）本級和優(yōu)先權(quán)低于本級的中斷屏蔽觸發(fā)器，置“0”（開放）更高級的中斷屏蔽觸發(fā)器。使用中斷堆棧保存現(xiàn)場信息。保存和恢復(fù)現(xiàn)場的過程按先進后出的順序進行。

3.當本級或低級中斷源發(fā)出中斷請求信號，則不響應(yīng)；當更高級的中斷源發(fā)出中斷請求信號時，則重復(fù)上一步的操作。

4.DMA傳送方式有哪些？各自特點。P254

停止CPU訪問