Allegro操作說明中文 文檔

26、非電氣引腳零件制作

1、建圓形鉆孔：

（1）、parameter：沒有電器屬性（non-plated）

（2）、layer：只需要設(shè)置頂層和底層regularpad，中間層以及阻焊層和加焊層都是null。

注意：regularpad要比drillhole大一點(diǎn)27、Allegro建立電路板板框

步驟：

1、設(shè)置繪圖區(qū)參數(shù)，包含單位，大小。

2、定義outline區(qū)域

3、定義routekeepin區(qū)域（可使用Z-copy操作）

4、定義packagekeepin區(qū)域

5、添加定位孔28、Allegro定義層疊結(jié)構(gòu)

對于最簡單四層板，只需要添加電源層和底層，步驟以下：

1、Setup–>cross-section

2、添加層，電源層和地層都要設(shè)置為plane，同時還要在電氣層之間加入電介質(zhì)，通常為FR-4

3、指定電源層和地層都為負(fù)片（negtive）

4、設(shè)置完成能夠再Visibility看到多出了兩層：GND和POWER

5、鋪銅（能夠放到布局后再做）

6、z-copy–>find面板選shape（因?yàn)殇併~是shape）–>option面板copytoclass/subclass選擇ETCH/GND（注意選擇createdynamicshape）完成GND層覆銅

7、相同方法完成POWER層覆銅

Allegro生成網(wǎng)表

1、重新生成索引編號：tools–>annotate

2、DRC檢驗(yàn)：tools–>DesignRulesCheck，查看sessionlog。

3、生成網(wǎng)表：tools–>createnetlist，產(chǎn)生網(wǎng)表會保留到allegro文件夾，能夠看一下sessionlog內(nèi)容。

29、Allegro導(dǎo)入網(wǎng)表

1、file–>import–>logic–>designentryCIS（這里有一些選項(xiàng)能夠設(shè)置導(dǎo)入網(wǎng)表對當(dāng)前設(shè)計(jì)影響）

2、選擇網(wǎng)表路徑，在allegro文件夾。

3、點(diǎn)擊ImportCadence導(dǎo)入網(wǎng)表。

4、導(dǎo)入網(wǎng)表后能夠再place–>manully–>placementlist選componentsbyrefdes查看導(dǎo)入元件。

5、設(shè)置柵格點(diǎn)，全部非電氣層用一套，全部電氣層用一套。注意手動放置元件采取是非電氣柵格點(diǎn)。

6、設(shè)置drawingoption，status選項(xiàng)會顯示出沒有擺放元件數(shù)量，沒有布線網(wǎng)絡(luò)數(shù)量

30、Allegro手工擺放元件

1、place–>manully–>componentsbyrefdes能夠看到工程中元件，能夠利用selectionfilters進(jìn)行篩選。另外也能夠手工擺放庫里元件。還能夠?qū)υ捒螂[藏（hide），而且右鍵–>show就能夠顯示了。

2、怎樣鏡像擺放到底層？

方法一：先在option選mirror，在選器件

方法二：先選器件，然后右鍵–>mirror

方法三：setup–>drawingoption–>選中mirror，就可進(jìn)行全局設(shè)置

方法四：對于已擺放零件，Edit–>mirror在find面板選中symbol，再選元件

這么放好元件后就會自動在底層。

3、怎樣進(jìn)行旋轉(zhuǎn)？

方法一：對于已經(jīng)擺放元件，Edit–>move點(diǎn)擊元件，然后右鍵–>rotate就能夠旋轉(zhuǎn)

方法二：擺放時候進(jìn)行旋轉(zhuǎn)，在option面板選擇rotate

35、Allegro快速擺放元件

1、開素?cái)[放元件：place–>quickplace–>placeallcomponents

2、怎樣關(guān)閉和打開飛線？

關(guān)閉飛線：Display–>BlankRats–>All關(guān)閉全部飛線

打開飛線：Display–>ShowRats–>All打開全部飛線

3、快速找器件：Find面板–>FindByName–>輸入名字

36、Allegro布局基本知識

1、擺放方法：Edit–>move或mirror或rotate

2、關(guān)于電容濾波，當(dāng)有大電容和小電容同時對一點(diǎn)濾波時，應(yīng)該把從小電容拉出線接到器件管腳。即靠近管腳為最小電容。

3、各層顏色設(shè)置：top–>粉色；bottom–>藍(lán)色37、約束規(guī)則設(shè)置概要1、約束設(shè)置：setup–>constrains–>setstandardvalues能夠設(shè)置線寬，線間距。間距包含：pintopin、linetopin、linetoline等

2、主要用spacingruleset和physicalruleset

38、約束規(guī)則設(shè)置詳細(xì)方法

1、在進(jìn)行設(shè)置時，注意在ConstrainSetName選擇Default。這么只要是沒有特殊指定網(wǎng)絡(luò)，都是按照這個規(guī)則來。

2、通常設(shè)置規(guī)則：pintopin為6mil，其余為8mil。

3、PhsicalRule中設(shè)置最大線寬，最小線寬，頸狀線（neck），差分對設(shè)置（這里設(shè)置優(yōu)先級比較低，能夠不論，等以后專門對差分對進(jìn)行設(shè)置），T型連接位置，指定過孔

4、添加一個線寬約束：先添加一個ConstrainSetName，在以詳細(xì)網(wǎng)絡(luò)相對應(yīng)。

40、區(qū)域規(guī)則設(shè)置

1、設(shè)定特定區(qū)域規(guī)則，比如，對于BGA器件引腳處需要設(shè)置線寬要窄一些，線間距也要窄一些。

2、setup–>constraints–>constraintareas–>選中arearsrequireaTYPEproperty–>add能夠看到options面板class/subclass為BoardGeometry/Constraint_Area–>在制訂區(qū)域畫一個矩形–>點(diǎn)擊矩形框，調(diào)出editproperty–>指定間距（netspacingtype）和線寬(netphysicaltype)–>在assignmenttable進(jìn)行指定41、創(chuàng)建總線

1、打開約束管理器（electronicalconstraintspreadsheet）

2、顯示指定網(wǎng)絡(luò)飛線：Display–>showrats–>net然后在約束管理器中選擇要顯示網(wǎng)絡(luò)

3、假如要設(shè)置等長線，不過在線上有端接電阻，那么需要進(jìn)行設(shè)置（xnet），使得計(jì)算時候跨過端接電阻。這就需要為每一個端接電阻設(shè)置仿真模型庫，設(shè)置完成以后，就能夠在約束管理器中看到網(wǎng)絡(luò)變?yōu)榱藊net

4、添加信號仿真模型庫：Analyze–>SI/EMISim–>Library添加模型庫–>Addexistinglibrary–>locallibrarypath

5、對每個新建添加模型：Analyze–>SI/EMISim–>Model會顯示出工程中器件，然后為每個器件添加仿真模型。對于系統(tǒng)庫里面元件有自己模型庫，能夠利用AutoSetup自動完成。對于系統(tǒng)庫里面沒有模型，選擇findmodel

6、在約束管理器中，點(diǎn)擊object–>右鍵，即可利用filter選擇需要選擇網(wǎng)絡(luò)，能夠選擇差分對，xnet等。

7、創(chuàng)建總線：在約束管理器中，選擇net–>routing–>wiring然后選擇需要創(chuàng)建為總線網(wǎng)絡(luò)–>右鍵，create–>bus

42、設(shè)置拓?fù)浼s束

44、線長約束規(guī)則設(shè)置

1、對線長要求，實(shí)際就是設(shè)置延時，能夠按照長度來設(shè)置，也能夠按照延時來設(shè)置

2、打開約束管理器–>Electronicconstraintset–>Allconstraint–>User–defined選擇在設(shè)置拓?fù)浣Y(jié)構(gòu)時設(shè)置好網(wǎng)絡(luò)–>右鍵選擇SigXplore–>在prodelay里選擇。也就是說假如要想設(shè)置線長約束，需要先定義一個拓?fù)浣Y(jié)構(gòu)，然后再指定這個拓?fù)浣Y(jié)構(gòu)網(wǎng)絡(luò)約束。

45、相對延遲約束規(guī)則設(shè)置（即等長設(shè)置）

1、在設(shè)置相對延遲約束之前也需要先建立拓?fù)浼s束

2、在拓?fù)浼s束對話框–>setconstraint–>RelPropDelay設(shè)定一個新規(guī)則名稱–>指定網(wǎng)絡(luò)起點(diǎn)和終點(diǎn)–>選擇local（對于T型網(wǎng)絡(luò)兩個分支選擇此選項(xiàng)）和global（對于總線型信號）

47、布線準(zhǔn)備

1、設(shè)置顏色：Display–>color/visibility其中g(shù)roup主要設(shè)置：stack-up，geometry，component，area

2、高亮設(shè)置：Display–>color/visibility–>display選項(xiàng)：temporaryhighlight和permanenthighlight然后再在display–>highlight選擇網(wǎng)絡(luò)就能夠高亮了。不過此時高亮?xí)r候是虛線，可能看不清，能夠在setup–>userpreferences–>display–>display_nohilitefont打開此選項(xiàng)也能夠設(shè)置display_drcfill，將DRC顯示也表示為實(shí)現(xiàn)，輕易看到。另外DRC標(biāo)志大小設(shè)置在setup–>drawingoption–>display–>DRCmarkersize

3、布局時候設(shè)置柵格點(diǎn)要打一些，在布線時候，柵格點(diǎn)要小一些

4、執(zhí)行每一個命令時候，注意控制面板選項(xiàng)，包含option，find，visibility

5、不一樣顏色高亮不一樣網(wǎng)絡(luò)：displayhighlight–>find面板選擇net–>option面板選擇顏色，然后再去點(diǎn)擊網(wǎng)絡(luò)。

53、差分布線

1、差分線走線：route–>conect然后選擇差分對中一個引腳，假如已經(jīng)定義了差分對，就會自動進(jìn)行差分對布線。

2、假如在差分布線時想變?yōu)閱味俗呔€，能夠點(diǎn)擊右鍵：singletracemode

54、蛇形走線

1、群組走線：route–>選擇需要布線飛線這么就能夠多根線一起走線了–>但快到走線目標(biāo)焊盤時，右鍵–>finish能夠自動完成–>再利用slide進(jìn)行修線

2、慣用修線命令：

（1）、edit–>delete然后再find中能夠選擇Cline（刪除整跟線）、vias、ClineSegs（只刪除其中一段）

（2）、route–>slide移動走線

（3）、route–>spreadbetweenvoids并在控制面板options欄輸入voidclearance即可進(jìn)行自動避讓。

55、鋪銅

1、提議初學(xué)者內(nèi)電層用正片，因?yàn)檫@么就不用考慮flash焊盤，這時候全部過孔和通孔該連內(nèi)電層就連到內(nèi)電層，不該連就不連。而假如用負(fù)片，那么假如做焊盤時候假如沒有做flash焊盤，那么板子就廢了。

2、在外層鋪銅：shape–>rectangular然后再option中進(jìn)行設(shè)置

（1）、動態(tài)銅（dynamiccopper）

（2）、制訂銅皮要連接網(wǎng)絡(luò)

3、鋪銅后怎樣編輯邊界：shape–>editboundary就能夠?qū)︺~皮就行修改邊界

4、怎樣刪除銅皮：edit–>delete–>在find中選擇shape–>點(diǎn)擊銅皮就行刪除

5、修改已鋪銅網(wǎng)絡(luò)：shape–>selectshapeorvoid–>點(diǎn)擊銅皮，右鍵assignnet

6、怎樣手工挖空銅皮：shape–>manualvoid–>選擇形狀

7、刪除孤島：shape–>deleteislands–>在option面板點(diǎn)擊deleteallonlayer

8、鋪靜態(tài)銅皮：shape–>rectangular–>在option面板選擇staticsolid

9、銅皮合并，當(dāng)兩塊銅皮重合了以后要進(jìn)行合并：shape–>mergeshapes逐一點(diǎn)擊各個銅皮，就會合并為一個銅皮。合并銅皮前提是銅皮必須是相同網(wǎng)絡(luò)，別去銅皮都是一個類型（都是動態(tài)或者都是靜態(tài)56、內(nèi)電層分割1、在多電源系統(tǒng)中經(jīng)常要用到2、在分割前為了方便觀察各個電源分布，能夠?qū)㈦娫淳W(wǎng)絡(luò)高亮顯示3、分割銅皮：add–>line–>在option面板選擇class為antietch，subclass為power，制訂分割線線寬（需要考慮相臨區(qū)域電壓差），假如電壓差較小，用20mil即可，不過假如是+12V與-12V需要間隔寬一些，通常40~50mil即可?？臻g允許話，盡可能寬一些。然后用線進(jìn)行區(qū)域劃分4、銅皮分割：edit–>splitplane–>create打開createsplitpalne，選擇要分割層（power）及銅皮類型–>制訂每個區(qū)域網(wǎng)絡(luò)5、全部去高亮：display–>delight–>選擇區(qū)域6、去除孤島：shape–>deleteisland能夠?qū)⒐聧u暫時高亮顯示–>點(diǎn)擊option去除孤島7、盡可能不要再相鄰層鋪不用電源銅皮，因?yàn)檫@么會帶來電源噪聲耦合，在電源層之間要最少相隔一層非介質(zhì)層57、后處理1、添加測試點(diǎn)2、重新編號，便于裝配。在原理圖設(shè)計(jì)時時按照原理圖中位置進(jìn)行編號，不過這么在PCB中編號就是亂。這就需要在PCB中重新編號，然后再反標(biāo)注到原理圖，步驟：Logic–>AutoRenameRefdes–>rename–>more能夠設(shè)置重新編號選項(xiàng)選擇preservecurrentprefixes即保持當(dāng)前編號前綴。3、最好是在布線之前，對元件進(jìn)行重新編號，不然，假如是在布線完成后再重新編號，可能會帶來一些DRC錯誤。有一些DRC與電氣特征是無關(guān)，可能是由編號引發(fā)，這時就能夠不論這些DRC錯誤。4、在原理圖中進(jìn)行反標(biāo)注：打開原理圖工程文件–>tools–>backannotate–>選擇PCBEditor–>確定即可5、布線完成后，進(jìn)行完整檢驗(yàn)，檢驗(yàn)可能存在各種DRC錯誤6、查看匯報(bào)：tools–>report或者quickreports–>最慣用是unconnectpinreport；還有查看shape一些匯報(bào)，檢驗(yàn)動態(tài)銅皮狀態(tài)，假如有狀態(tài)不是smooth就需要到setup–>drawingoption中進(jìn)行更新–>updatetosmooth7、shapenonet即沒有賦給網(wǎng)絡(luò)shape；shapeisland檢驗(yàn)孤島；designrulescheckreport8、在setup–>drawingoption中能夠看到unroutednets，unplacedsymbol，isolateshapes等。這只是一個大致統(tǒng)計(jì)信息。不過要求全部選項(xiàng)都是綠色，即都沒有錯誤。9、假如確定全部設(shè)計(jì)都沒有錯誤了，推薦進(jìn)行一次數(shù)據(jù)庫檢驗(yàn)，將錯誤完全排除掉。步驟：tools–>updateDRC–>選中兩個選項(xiàng)–>check確保數(shù)據(jù)庫是完整58、絲印處理（為出光繪做準(zhǔn)備）1、生成絲印層是，與電氣層沒關(guān)于系了，所以能夠把走線以及覆銅都關(guān)閉：display–>colorvisibility關(guān)掉etch，要留著pin和via，因?yàn)檎{(diào)整絲印時需要知道他們位置。2、在display–>colorandvisibility–>group選擇manufacturing–>選擇autosilk_top和autosilk_bottom因?yàn)榻z印信息是在這一層。不需要選擇其它層silkscreen3、生成絲?。簃anufacturing–>silkscreen–>選擇那些層信息放在絲印層，通常要選上packagegeometry和referencedesignator–>點(diǎn)擊silkscreen，軟件自動生成這個信息4、調(diào)整絲印，先在colorandvisibility中關(guān)掉refdesassembly_top和assembly_bottom5、調(diào)整字體大?。篹dit–>change–>在find面板選中text–>option面板選中l(wèi)inewidth和textblock，不選擇textjust–>畫框?qū)⑷课淖指倪^來。linewidth是線寬，textblock是字體大小。注意option選項(xiàng)中subclass不要動，不然修改后，就會把修改結(jié)果拷貝到那一層了。6、調(diào)整絲印位置：move–>選擇編號進(jìn)行修改7、加入文字性說明：add–>text–>在option中選擇manufachuring/autosilk_top，以及字體大小，然后點(diǎn)擊需要添加位置，輸入即可59、鉆孔文件1、鉆孔文件是電路板制作廠商數(shù)控機(jī)床上要用到文件，后綴為.drl2、設(shè)置鉆孔文件參數(shù)：manufacture–>NC–>NCParameters–>設(shè)置配置文件（nc_param.txt）存放路徑，全部保持默認(rèn)即可3、產(chǎn)生鉆孔文件：manufacture–>NC–>NCdrill–>Drilling:假如全部是通孔選擇layerpair；假如有埋孔或者盲孔選擇（bylayering）—>點(diǎn)擊drill就可產(chǎn)生鉆孔文件–>點(diǎn)擊viewlog查看信息4、注意NCdrill命令只處理圓型鉆孔，不處理橢圓形和方形鉆孔，需要單獨(dú)進(jìn)行處理：manufacture–>NC–>NCroute–>route可能會產(chǎn)生一些工具選擇警告，能夠無須理會。完成后會產(chǎn)生一個.rou文件5、生成鉆孔表和鉆孔圖：display–>colorandvisibility–>關(guān)閉全部顏色顯示，在geometry中單獨(dú)打開outline，只打開電路板邊框–>manufacture–>NC–>drilllegend生成鉆孔表和鉆孔圖–>ok–>出現(xiàn)一個方框，放上去即可60、出光繪文件1、出光繪文件：manufacture–>artwork，注意以下幾個選項(xiàng)：FilmControl：（1）、undefinedlinewidth：通常設(shè)置為6mil或者8mil（2）、plotmode：每一層是正片還是負(fù)片（3）、vectorbasedpadbehavior：出RS274X格式文件時，一定要選中這個選項(xiàng)，假如不選這個選項(xiàng)，那么出光繪時候，負(fù)片上焊盤可能會出問題。GeneralParameters：（1）、Devicetype：選擇GerberRS274X，能夠確保國內(nèi)絕大多數(shù)廠商能夠接收2、在出光繪文件之前能夠設(shè)定光繪文件邊框（也能夠不設(shè)置）：setup–>areas–>photoplotoutline3、假如要出頂層絲印信息光繪文件，需要先把這一層信息打開：display–>color/visibility–>allinvisible關(guān)掉全部。4、對于頂層絲印層，需要打開以下三個選項(xiàng)：geometry：[boardgeometry]:silkscreen_top[packagegeometry]:silkscreen_topmanufacturing：[manufacturing]:autosilk_top然后，manufacture–>artwork–>filmcontrol–>在availablefilms中選擇TOP，右鍵add–>輸入這個film名字（比如silkscreen_top）這么就能夠在availablefilms中添加上了這個film，而且里面有剛才選擇三個class/subclass5、利用相同方法，在產(chǎn)生底層絲印6、添加阻焊層，先在manufacture中添加上soldermask_top層，然后再在display–>color/visibility中選擇一個幾個class/subclass:stack-up：[pin]:soldermask_top;[via]:soldermask_topgeometry：[boardgeometry]:soldermask_top;[packagegeometry]:soldermask_top再在soldermask_top右鍵–>matchdisplay就會讓這個film和選擇class/subclass進(jìn)行匹配了一樣方法添加底層阻焊層。7、添加加焊層，先在manufacture中添加上pastemask_top層，然后再在display–>color/visibility中選擇一個幾個class/subclass:stack-up：[pin]:pastemask_top;[via]:pastemask_topgeometry：[boardgeometry]:沒有;[packagegeometry]:pastemask_top再在soldermask_top右鍵–>matchdisplay就會讓這個film和選擇class/subclass進(jìn)行匹配了一樣方法添加底層加焊層。8、添加鉆孔表，先在manufacture中添加上drill_drawing層，然后再在display–>color/visibility中選擇一個幾個class/subclass:manufacturing：[manufacturing]:Nclegend-1-4geometry：[boardgeometry]:outline再在drill_drawing右鍵–>matchdisplay就會讓這個film和選擇class/subclass進(jìn)行匹配了9、板子需要底片：（1）、四個電氣層（對于四層板）（2）、兩個絲印層（3）、頂層阻焊層和底層阻焊層（soldermask）（4）、頂層加焊層和底層加焊層（pastemask）（5）、鉆孔圖形（NCdrilllagent）10、怎樣在已經(jīng)設(shè)定好film中修改class/subclass：點(diǎn)擊對應(yīng)film–>display就能夠顯示當(dāng)前匹配好class/subclass–>然后再在display中修改–>然后再匹配一遍11、需要對每個film進(jìn)行設(shè)置filmoption12、生成光繪文件：filmoption中selectall–>createartwork13、光繪文件后綴為.art14、需要提供給PCB廠商文件：.art、.drl、.rou(鉆非圓孔文件)、參數(shù)配置文件art_param.txt、鉆孔參數(shù)文件nc_param.txt3.怎樣設(shè)置allegro快捷鍵

修改文件$inst_dir\share\pcb\text\env或$inst_dir\pcbevn\env

快捷鍵定義以下:

aliasF12zoomout

alias~Rangle90(旋轉(zhuǎn)90度)

alias~Fmirror(激活鏡相命令)

alias~Znext(執(zhí)行下一步命令)

aliasEndredisplay(刷新屏幕)

aliasDelDelete(激活刪除命令)

aliasHomeZoomfit(全屏顯示)

aliasInsertDefinegrid(設(shè)置柵格)

aliasEndredisplay

aliasPgdownzoomout

aliasPgupzoomin

aliasF12customsmooth

aliasPgupslide

aliasPgdowndone

aliasHomehilight

aliasEnddehilight

aliasInsertaddconnect

aliasDelDelete4.怎樣在allegro中刪除有過孔或布線層時不影響其余層

1.輸出specctradsn文件

allegro->file->export->router->demo.dsn->run

2.產(chǎn)生session文件

specctra(pcbrouter)->file->write->session->demo.ses->ok

3.刪除某一層中布線和過孔

delete(ctrl+D)->..

4.刪除allegro中板層

setup->crosssection->鼠標(biāo)右鍵->delete

5.導(dǎo)入session文件

allegro->file->import->router->demo.ses->run

也可先將經(jīng)過該層過孔先替換成頂層焊盤,刪除該層以后再替換回來

5.怎樣在Allegro中同時旋轉(zhuǎn)多個零件

1.Edit->Move在Options中RotationPoint選UserPick

2再右鍵選TermGroup按住鼠標(biāo)左鍵不放并拉一個框選中器件多出可用Ctrl+鼠標(biāo)左鍵點(diǎn)擊去掉.

3.選好需整體旋轉(zhuǎn)器件后右鍵complete.

4.提醒你Pickorgion鼠標(biāo)左鍵選旋轉(zhuǎn)中心.

5下面右鍵選rotate即可旋轉(zhuǎn)了.四、Allegro中怎么加淚滴(teardrop)要先打開全部走線層，執(zhí)行命令route->gloss->parameters..出現(xiàn)對話框，

點(diǎn)選padandTconnectionfillet，再點(diǎn)其左邊方格，

點(diǎn)選circularpadspinsviasTconnections./OK/GLOSS即可。

加淚滴最好在出GERBER之前加。若要MODIFY板子，則要先刪掉淚滴，

執(zhí)行命令EDIT/DELETE，右邊FIND欄中選CLINE，

下面FINDBYNAME中選property點(diǎn)more，選FILLET=，/點(diǎn)APPLY/OK即可。26.移動元件時走線一起移動在移元件時，Options里Stretchetch不要打勾就能夠了allegro中怎樣產(chǎn)生貼片機(jī)所要坐標(biāo)文件TOOLS-REPORTS,在對話框里選擇PLACEDCOMPONENTREPORT,點(diǎn)擊erport即可產(chǎn)生貼片機(jī)所要坐標(biāo)文件用file-export-placemant,原來report里也有添加淚滴作用:淚滴:是焊盤與導(dǎo)線或者是導(dǎo)線與導(dǎo)孔之間滴裝連接過分，設(shè)置目標(biāo)是在電路板受到巨大外力沖撞時，防止導(dǎo)線與焊盤或者導(dǎo)線與導(dǎo)孔接觸點(diǎn)斷開，另外，設(shè)置淚滴也可使PCB電路板顯得愈加美觀。teardrop作用是防止信號線寬突然變小而造成反射，可使走線與元件焊盤之間連接趨于平穩(wěn)過渡化，處理了焊盤與走線之間連接輕易斷裂問題.

1、焊接上，能夠保護(hù)焊盤，防止數(shù)次焊接是焊盤脫落2、加強(qiáng)連接可靠性（生產(chǎn)是能夠防止蝕刻不均，過孔偏位出現(xiàn)裂縫等）3、平滑阻抗，降低阻抗急劇跳變Allegro文件類型后綴說明Allegro文件類型后綴說明

allegro安裝后自帶庫文件路徑是:C:/Cadence/SPB_15.5/share/PCB/PCB_lib/symbols(我安裝在C盤,其余盤類似)

symbols下那些文件就是庫文件,其實(shí)allegro庫文件有用就是dra和psm后綴文件.

Allegro文件類型后綴說明

Allegro依照不一樣性質(zhì)功效文件類型保留不一樣文件后綴，主要類型能夠參考下表：文件后綴名文件類型.brd普通板子文件.draSymbols或Pad可編輯保留文件.padPadstack文件，在做symbols時能夠直接調(diào)用.psmLibrary文件，存package>partsymbols.osmLibrary文件，存格式化symbols.bsmLibrary文件，存機(jī)構(gòu)symbols.fsmLibrary文件，存flashsymbols.ssmLibrary文件，存shapesymbols.mddLibrary文件，存moduledefinition.tap輸出包含NCdrill數(shù)據(jù)文件.scrScript和macro文件.art輸出底片文件.log輸出一些暫時信息文件.colorView層面切換文件.jrl紀(jì)錄操作Allegro事件

Cadence之OrCADCapture工程管理器窗口文件類型說明：

.opj-->OrCADprojectfile

.dsn-->schematicdesignfile

.olb-->partlibirayfile

.mnl-->layoutnetlistfile

.exp-->exportpropertiesfile

.net-->othernetlistfile

.xrf-->cross-referencereport

.bom-->bill-of-materialsfile.upd-->updatepropertiesfileallegro軟件通孔類焊盤制作方法及步驟

詳細(xì)說明下，allegro軟件中，制作通孔焊盤方法步驟：

對pcb設(shè)計(jì)來說，通孔類元件，通常都加thermalpad，也就是要添加花孔，怎樣來制作花孔，首先要創(chuàng)建一個flashsymbol；

創(chuàng)建flashsymbol方法步驟以下：

打開pcbeditor軟件，filenew，選擇flashsymbol，打開創(chuàng)建界面，執(zhí)行菜單addflash，打開thermpadsy...對話框，對熱風(fēng)焊盤內(nèi)徑、外徑、開口尺寸進(jìn)行設(shè)置后，ok，完成flashsymbol創(chuàng)建。

接下來，就利用創(chuàng)建flashsymbol來創(chuàng)建通孔焊盤。

步驟以下：

打開paddesigner對話框；

1.在parameter選項(xiàng)卡下，type下勾選：through；units：選擇所用單位；drill/slothole下：holetype選擇：circledrill；plating：選擇plated；在drill/slotsymbol下對鉆孔符號進(jìn)行設(shè)置（這在今后出光繪時，能表現(xiàn)所設(shè)置符號和標(biāo)號）

2.在layers選項(xiàng)卡下進(jìn)行設(shè)置以下：

beginlayer層設(shè)置

regularpadthermalreliefantipad

實(shí)際焊盤大小比實(shí)際焊盤大0.2mm比實(shí)際焊盤大0.2mm

defaultlayer層設(shè)置（注意：內(nèi)層設(shè)置很主要）

實(shí)際焊盤大小使用創(chuàng)建flash焊盤比實(shí)際焊盤大0.2mm

endlayer層設(shè)置同beginlayer各項(xiàng)設(shè)置一致。

soldermasktop比實(shí)際焊盤大0.2mm

soldermaskbottom比實(shí)際焊盤大0.2mm

pastemasktop同實(shí)際焊盤一樣大

pastemaskbottom同實(shí)際焊盤一樣大

完成以上設(shè)置，即可完成一個完整通孔類焊盤制作。

保留即可，供制作封裝調(diào)用。Allegro中SYMBOL種類

在Allegro中,Symbol有五種,它們分別是PackageSymbol、MechanicalSymbol、FormatSymbol、ShapeSymbol、FlashSymbol。每種Symbol都有一個SymbolDrawingFile(符號繪圖文件),后綴名均為*.dra。此繪圖文件只供編輯用,不能給Allegro數(shù)據(jù)庫調(diào)用。Allegro能調(diào)用Symbol以下:

一、PackageSymbol通常元件封裝符號,后綴名為*.psm。PCB中全部元件像電阻、電容、電感、IC等封裝類型即為PackageSymbol。二、MechanicalSymbol由板外框及螺絲孔所組成機(jī)構(gòu)符號,后綴名為*.bsm。有時我們設(shè)計(jì)PCB外框及螺絲孔位置都是一樣,比如顯卡,電腦主板,每次設(shè)計(jì)PCB時要畫一次板外框及確定螺

絲孔位置,顯得較麻煩。這時我們能夠?qū)CB外框及螺絲孔建成一個MechanicalSymbol,在設(shè)計(jì)PCB時,將此MechanicalSymbol調(diào)出即可。三、FormatSymbol由圖框和說明所組成元件符號,后綴名為*.osm。比較少用。四、ShapeSymbol供建立特殊形狀焊盤用,后綴為*.ssm。像顯卡上金手指封裝焊盤即為一個不規(guī)則形狀焊盤,在建立此焊盤時要先將不規(guī)則形狀焊盤形狀建成一個ShapeSymbol,

然后在建立焊盤中調(diào)用此ShapeSymbol。五、FlashSymbol焊盤連接銅皮導(dǎo)通符號,后綴名為*.fsm。在PCB設(shè)計(jì)中,焊盤與其周圍銅皮相連,能夠全包含,也能夠采取梅花辨形式連接,我們能夠?qū)⒋嗣坊ū娼ǔ梢粋€FlashSymbol,

在建立焊盤時調(diào)用此FlashSymbol。

ORCADCaptureCIS快捷鍵

I:放大

O:縮小

C:以光標(biāo)所指為新窗口顯示中心

W:畫線On/Off

P:快速放置元件

R:元件旋轉(zhuǎn)90°

H:元件標(biāo)號左右翻轉(zhuǎn)

V:元件標(biāo)號上下翻轉(zhuǎn)

N:放置網(wǎng)絡(luò)標(biāo)號

J:放置節(jié)點(diǎn)On/Off

F:放置電源

G:放置地

B:放置總線On/Off

Y:畫多邊形

E:放置總線端口

T:放置TEXT

PageUp:上移一個窗口Ctrl+PageUp:左移一個窗口

PageDn:下移一個窗口Ctrl+PageDn:右移一個窗口

Ctrl+F:查找元件Ctrl+E:編輯元件屬性

Ctrl+C:復(fù)制Ctrl+V:粘貼

Ctrl+Z:撤消操作

shift+AAscendHierarchy顯示上一層

shift+Ddescendhierarchy顯示對應(yīng)下層子電路圖

CTRL+SSAVE保留

CTRL+PPrint打印

CTRL+XCut剪切

CTRL+CCOPY復(fù)制

CTRL+VPastr粘貼

CTRL+ASelectALL全部選中

CTRL+EProperties…被選屬性參數(shù)編輯

CTRL+LLinkDarabasePart…調(diào)出PartEditor窗口

F4RepeatDelete再次執(zhí)行

F9Configure…新建宏

F8Play運(yùn)行宏

F7Record生成宏

F1HELP幫助

ORCADCaptureCIS被業(yè)界視為最優(yōu)異原理圖工具。

這個是原理圖設(shè)計(jì)中一部分快捷鍵總結(jié)，是從網(wǎng)上找到，不是很全，以后爭取出一份全。這份先收藏在這里。

應(yīng)用環(huán)境快捷鍵說明

=========================================

CISExploreCtrl+Tab切換到原理圖頁面而不關(guān)閉CISExplore

CISExploreCtrl+Shift+Tab切換到原理圖頁面而不關(guān)閉CISExplore

原理圖頁面編輯CTRL+A全選全部

原理圖頁面編輯B放置總線BUS

原理圖頁面編輯E放置總線BUS分支Entry

原理圖頁面編輯F放置電源符號

原理圖頁面編輯G放置GND符號

原理圖頁面編輯J放置連接點(diǎn)

原理圖頁面編輯N放置網(wǎng)絡(luò)別名

原理圖頁面編輯P放置元件(從元件庫)

原理圖頁面編輯T放置文本Text

原理圖頁面編輯W放置電氣連線

原理圖頁面編輯Y放置圖形連線

原理圖頁面編輯X放置無連接符號

原理圖頁面編輯F7統(tǒng)計(jì)宏操作

原理圖頁面編輯F8回放宏操作

原理圖頁面編輯F9配置宏操作

元件庫編輯(繪圖)CTRL+B跳轉(zhuǎn)至前一個part

元件庫編輯(繪圖)CTRL+N跳轉(zhuǎn)至后一個part

原理圖頁面及元件庫編輯CTRL+E編輯屬性

原理圖頁面及元件庫編輯CTRL+F查找

原理圖頁面及元件庫編輯CTRL+T吸附格點(diǎn)設(shè)置

原理圖頁面及元件庫編輯CTRL+Y重做(恢復(fù))

原理圖頁面及元件庫編輯CTRL+Z撤消

原理圖頁面及元件庫編輯F4重復(fù)操作

原理圖頁面及元件庫編輯C以鼠標(biāo)指針為中心

原理圖頁面及元件庫編輯H水平鏡像

原理圖頁面及元件庫編輯I放大

原理圖頁面及元件庫編輯O縮小

原理圖頁面及元件庫編輯R旋轉(zhuǎn)

原理圖頁面及元件庫編輯V垂直鏡像

原理圖頁面及元件庫編輯E結(jié)束連線、BUS、圖形連線默認(rèn)環(huán)境溫度是27℃。電阻單位是：(Ω)（默認(rèn)），K(Ω)，MEG(MΩ)；允許使用4R7、4K7標(biāo)注方法；不過，0.1Ω不能標(biāo)成輕易混同R1，也不支持4M7或4MEG7使用方法電容單位是：p，n（千p），u(微法)<沒有默認(rèn)單位，不然可能不正常！>電感單位是：uH，mH，H頻率單位是：Hz（默認(rèn)），K(Hz)，MEG(Hz)，G(Hz)電平單位是：uV，mV，V（默認(rèn)）時間單位是：nS，uS，mS，S零件任何數(shù)值不能為“0”。不允許電解電容器背對背連接。允許電阻數(shù)值后面加/3W，電容后面加/50或/50V等標(biāo)示。*.DSN是設(shè)計(jì)管理文件；*．opj是電路圖文件；(這兩個文件是最主要源文件)*.olb是電路圖庫文件；*．net是網(wǎng)絡(luò)表文件；*．ALS是與網(wǎng)絡(luò)表同時生成文件；ORCADCAPTURE元件庫介紹AMPLIFIER.OLBamplifier

共182個零件，存放模擬放大器IC，如CA3280，TL027C，EL4093等。ARITHMETIC.OLBarithmetic

共182個零件，存放邏輯運(yùn)算IC，如TC4032B，74LS85等。ATOD.OLB

共618個零件，存放A/D轉(zhuǎn)換IC，如ADC0804，TC7109等。BUSDRIVERTRANSCEIVER.OLB

共632個零件，存放匯流排驅(qū)動IC，如74LS244，74LS373等數(shù)字IC。CAPSYM.OLBcapsym

共35個零件，存放電源，地，輸入輸出口，標(biāo)題欄等。CONNECTOR.OLB

共816個零件，存放連接器，如4HEADER，CONAT62，RCAJACK等。COUNTER.OLB

共182個零件，存放計(jì)數(shù)器IC，如74LS90，CD4040B。DISCRETE.OLBdiscrete

共872個零件，存放分立式元件，如電阻，電容，電感，開關(guān)，變壓器等慣用零件。DRAM.OLB

共623個零件，存放動態(tài)存放器，如TMS44C256，MN41100-10等。ELECTROMECHANICAL.OLB

共6個零件，存放馬達(dá)，斷路器等電機(jī)類元件。FIFO.OLB

共177個零件，存放先進(jìn)先出資料暫存器，如40105，SN74LS232。FILTRE.OLB

共80個零件，存放濾波器類元件，如MAX270，LTC1065等。FPGA.OLB

存放可編程邏輯器件，如XC6216/LCC。GATE.OLB

共691個零件，存放邏輯門（含CMOS和TLL）。LATCH.OLBlatch

共305個零件，存放鎖存器，如4013，74LS73，74LS76等。LINEDRIVERRECEIVER.OLB

共380個零件，存放線控驅(qū)動與接收器。如SN75125，DS275等。MECHANICAL.OLBmechanical

共110個零件，存放機(jī)構(gòu)圖件，如MHOLE2，PGASOC-15-F等。MICROCONTROLLER.OLB

共523個零件，存放單晶片微處理器，如68HC11，AT89C51等。MICROPROCESSOR.OLBmicroprocessor

共288個零件，存放微處理器，如80386，Z80180等。MISC.OLB

共1567個零件，存放雜項(xiàng)圖件，如電表（METERMA），微處理器周圍（Z80-DMA）等未分類零件。MISC2.OLB

共772個零件，存放雜項(xiàng)圖件，如TP3071，ZSD100等未分類零件。MISCLINEAR.OLB

共365個零件，存放線性雜項(xiàng)圖件（未分類），如14573，4127，VFC32等。MISCMEMORY.OLB

共278個零件，存放記憶體雜項(xiàng)圖件（未分類），如28F020，X76F041等。MISCPOWER.OLB

共222個零件，存放高功率雜項(xiàng)圖件（未分類），如REF-01，PWR505，TPS67341等。MUXDECODER.OLBmuxcoder

共449個零件，存放解碼器，如4511，4555，74AC157等。OPAMP.OLBopamp

共610個零件，存放運(yùn)放，如101，1458，UA741等。PASSIVEFILTER.OLBpassivefilter

共14個零件，存放被動式濾波器，如DIGNSFILTER，RS1517T，LINEFILTER等。PLD.OLB

共355個零件，存放可編程邏輯器件，如22V10，10H8等。PROM.OLBprom

共811個零件，存放只讀記憶體運(yùn)算放大器，如18SA46，XL93C46等