硬件平臺設(shè)計

硬件平臺設(shè)計2023/5/27硬件平臺設(shè)計嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II、WINDOWSCE等2硬件平臺設(shè)計嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計3硬件平臺設(shè)計嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設(shè)計任務(wù)和目標，并提煉出設(shè)計規(guī)格說明書，作為正式設(shè)計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。體系結(jié)構(gòu)設(shè)計：描述系統(tǒng)如何實現(xiàn)所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結(jié)構(gòu)是設(shè)計成功與否的關(guān)鍵。4硬件平臺設(shè)計嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設(shè)計：基于體系結(jié)構(gòu)，對系統(tǒng)的軟件、硬件進行詳細設(shè)計。為了縮短產(chǎn)品開發(fā)周期，設(shè)計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調(diào)試，發(fā)現(xiàn)并改進單元設(shè)計過程中的錯誤。系統(tǒng)測試：對設(shè)計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。5硬件平臺設(shè)計JXARM9-2410教學系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公司生產(chǎn)的JXARM9-2410教學系統(tǒng)為原型，詳細分析系統(tǒng)的硬件設(shè)計步驟、實現(xiàn)細節(jié)以及調(diào)試技巧等。6硬件平臺設(shè)計S3C2410X內(nèi)部結(jié)構(gòu)圖S3C2410X概述7硬件平臺設(shè)計S3C2410X片上資源ARM920T核、工作頻率203MHz；16KB數(shù)據(jù)Cache，16KB指令Cache，MMU，外部存儲器控制器；LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），觸摸屏接口；NANDFLASH控制器，SD/MMC接口支持，4個DMA通道；3通道UART、1個多主I2C總線控制器、1個IIS總線控制器；4通道PWM定時器及一個內(nèi)部定時器；117個通用I/O口；24個外部中斷源；8通道10位ADC；實時時鐘及看門狗定時器等。兩個USB主/一個USB從；8硬件平臺設(shè)計S3C2410X特性內(nèi)核:1.8VI/O及存儲器:3.3V電源管理模式： Normal、Slow、Idle、Poweroff272-FBGA9硬件平臺設(shè)計S3C2410X的引腳分布圖10硬件平臺設(shè)計S3C2410X的存儲器映射11硬件平臺設(shè)計總線控制信號S3C2410X的引腳信號描述12硬件平臺設(shè)計SDRAM/SRAMS3C2410X的引腳信號描述13硬件平臺設(shè)計NANDFlashS3C2410X的引腳信號描述14硬件平臺設(shè)計LCD控制信號S3C2410X的引腳信號描述15硬件平臺設(shè)計中斷控制信號S3C2410X的引腳信號描述16硬件平臺設(shè)計DMA控制信號S3C2410X的引腳信號描述17硬件平臺設(shè)計UART控制信號S3C2410X的引腳信號描述18硬件平臺設(shè)計ADCS3C2410X的引腳信號描述19硬件平臺設(shè)計IIC-BUS控制信號S3C2410X的引腳信號描述20硬件平臺設(shè)計IIS-BUS控制信號S3C2410X的引腳信號描述21硬件平臺設(shè)計觸摸屏接口控制信號S3C2410X的引腳信號描述22硬件平臺設(shè)計USB主接口信號S3C2410X的引腳信號描述23硬件平臺設(shè)計USB從接口信號S3C2410X的引腳信號描述24硬件平臺設(shè)計SPI接口信號S3C2410X的引腳信號描述25硬件平臺設(shè)計GPIOS3C2410X的引腳信號描述26硬件平臺設(shè)計TIMER/PWM控制信號S3C2410X的引腳信號描述27硬件平臺設(shè)計復(fù)位和時鐘信號S3C2410X的引腳信號描述28硬件平臺設(shè)計JTAG測試邏輯S3C2410X的引腳信號描述29硬件平臺設(shè)計電源S3C2410X的引腳信號描述30硬件平臺設(shè)計芯片及引腳分析具有大量的電源和接地引腳，應(yīng)注意電源電壓及分配芯片引腳主要有如下幾種類型：S3C2410X的引腳主要分為如下幾類，即：數(shù)字輸入（I）、數(shù)字輸出（O）、數(shù)字輸入/輸出（I/O）、模擬輸入/輸出輸出類型的引腳主要用于S3C2410X對外設(shè)的控制或通信，由S3C2410X主動發(fā)出，這些引腳的連接不會對S3C2410X自身的運行有太大的影響輸入類型的引腳有些直接決定S3C2410X是否可正常運行，設(shè)計時應(yīng)特別注意輸入/輸出類型的引腳主要是S3C2410X與外設(shè)的雙向數(shù)據(jù)傳輸通道31硬件平臺設(shè)計最小系統(tǒng)簡介1、一個嵌入式處理器是不能獨立工作的，必須給它供電、加上時鐘信號、提供復(fù)位信號，如果芯片沒有片內(nèi)程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式處理器才可能工作。2、這些提供嵌入式處理器運行所必須的條件的電路與嵌入式處理器共同構(gòu)成了這個嵌入式處理器的最小系統(tǒng)。3、大多數(shù)基于ARM9處理器核的微控制器都有調(diào)試接口，這部分在芯片實際工作時不是必需的，但因為這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。

最小系統(tǒng)的設(shè)計32硬件平臺設(shè)計最小系統(tǒng)框圖最小系統(tǒng)的設(shè)計嵌入式控制器時鐘電路調(diào)試測試接口復(fù)位電路存儲器電路電源電路可選，當嵌入式處理器中無存儲器時，或需擴充存儲器時，需加上。可選，方便調(diào)試和測試，一般都加上。33硬件平臺設(shè)計電源電路-概述最小系統(tǒng)的設(shè)計電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的基礎(chǔ)，具有極其重要的地位。電源系統(tǒng)處理的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設(shè)計、電源的分配、印制板設(shè)計中電源的設(shè)計等，都是必須考慮的。34硬件平臺設(shè)計電源電路-考慮的因素最小系統(tǒng)的設(shè)計1.輸入的電壓范圍、電流；2.輸出的電壓、最大電流、最大功率；3.輸出紋波大小；4.安全因素；5.電池兼容和電磁干擾；6.體積要求；7.成本要求。35硬件平臺設(shè)計電源電路-需求分析最小系統(tǒng)的設(shè)計1、一般是多電源系統(tǒng)，I/O一般為3.3V供電，內(nèi)核為2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供電，有可能還包含5V或12V等電源；2、一般將數(shù)字電源和模擬電源分別供電；3、要求電源紋波比較小，一般采用LDO供電；36硬件平臺設(shè)計電源電路-芯片選型最小系統(tǒng)的設(shè)計1、有很多廠家均生產(chǎn)LDODC-DC轉(zhuǎn)換芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、轉(zhuǎn)換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、轉(zhuǎn)換到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；37硬件平臺設(shè)計電源電路-參考電路最小系統(tǒng)的設(shè)計38硬件平臺設(shè)計時鐘電路最小系統(tǒng)的設(shè)計1、主時鐘電路2、RTC時鐘電路3、主時鐘及USB時鐘濾波時鐘電路用于向CPU及其它電路提供工作時鐘，在該系統(tǒng)中，S3C2410X使用無源晶振，晶振的接法如下圖所示主時鐘電路RTC時鐘電路主時鐘及USB時鐘濾波39硬件平臺設(shè)計時鐘電路最小系統(tǒng)的設(shè)計1、根據(jù)S3C2410X的最高工作頻率以及PLL電路的工作方式，選擇12MHz的無源晶振。12MHz的晶振頻率經(jīng)過S3C2410X片內(nèi)的PLL電路倍頻后，可達到202.8MHz的頻率。2、片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關(guān)時鐘所造成的高頻噪聲。40硬件平臺設(shè)計復(fù)位電路最小系統(tǒng)的設(shè)計由RC電路及施密特觸發(fā)器組成：41硬件平臺設(shè)計JTAG調(diào)試接口電路最小系統(tǒng)的設(shè)計1、JTAG(JointTestActionGroup，聯(lián)合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進行仿真、調(diào)試。2、目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。3、標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。4、JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。JTAG接口還常用于實現(xiàn)ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對FLASH器件進行編程等。5、通過JTAG接口，可對芯片內(nèi)部的所有部件進行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前JTAG接口的連接有兩種標準，即14針接口和20針接口。42硬件平臺設(shè)計JTAG調(diào)試接口電路-14針接口及定義43硬件平臺設(shè)計JTAG調(diào)試接口電路-20針接口及定義44硬件平臺設(shè)計JTAG接口電路設(shè)計－接口電路最小系統(tǒng)的設(shè)計必須接上拉20針JTAG接口45硬件平臺設(shè)計SDRAM接口電路設(shè)計－SDRAM簡介與Flash存儲器相比較，SDRAM不具有掉電保持數(shù)據(jù)的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數(shù)據(jù)及堆棧區(qū)。當系統(tǒng)啟動時，CPU首先從復(fù)位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應(yīng)用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C2410X在片內(nèi)具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。46硬件平臺設(shè)計SDRAM接口電路設(shè)計－SDRAM選型1、目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3.3V。主要的生產(chǎn)廠商為HYUNDAI、Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。本系統(tǒng)中使用Winbond的57V561620或W982516。57V561620存儲容量為4組×4M字節(jié)，工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數(shù)據(jù)寬度。最小系統(tǒng)的設(shè)計47硬件平臺設(shè)計SDRAM接口電路設(shè)計－57V561620引腳分布最小系統(tǒng)的設(shè)計48硬件平臺設(shè)計最小系統(tǒng)的設(shè)計SDRAM接口電路設(shè)計－57V561620引腳信號描述49硬件平臺設(shè)計SDRAM接口電路設(shè)計－SDRAM接口電路最小系統(tǒng)的設(shè)計50硬件平臺設(shè)計FLASH接口電路設(shè)計－FLASH簡介Flash存儲器是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。作為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。最小系統(tǒng)的設(shè)計51硬件平臺設(shè)計FLASH接口電路設(shè)計－FLASH選型常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中使用INTEL的TE28F128J3A。TE28F128J3A存儲容量為16M字節(jié)，工作電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。TE28F128J3A僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內(nèi)部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。最小系統(tǒng)的設(shè)計52硬件平臺設(shè)計FLASH接口電路設(shè)計－TE28F128J3A引腳分布最小系統(tǒng)的設(shè)計53硬件平臺設(shè)計FLASH接口電路設(shè)計－TE28F128J3A引腳信號描述最小系統(tǒng)的設(shè)計54硬件平臺設(shè)計FLASH接口電路設(shè)計－FLASH接口電路最小系統(tǒng)的設(shè)計55硬件平臺設(shè)計S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng)+SDRAM+FLASH電路可構(gòu)成一個完全的嵌入式系統(tǒng)可運行于SDRAM中的程序，也可以運行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會丟失，因此，既可以通過JTAG接口調(diào)試程序，也可以將程序燒寫到FLASH，然后運行FLASH中的程序在此基礎(chǔ)上加入必要的接口及其他電路，就構(gòu)成了具體的S3C2410X應(yīng)用系統(tǒng)外設(shè)及系統(tǒng)總線56硬件平臺設(shè)計串口接口電路設(shè)計－串口簡介幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會（EIA）推薦的RS-232-C標準，這是一種很常用的串行數(shù)據(jù)傳輸總線標準。早期它被應(yīng)用于計算機和終端通過電話線和MODEM進行遠距離的數(shù)據(jù)傳輸，隨著微型計算機和微控制器的發(fā)展，不僅遠距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和MODEM，而直接進行端到端的連接。RS-232-C標準采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義下所示：外設(shè)及系統(tǒng)總線57硬件平臺設(shè)計串口接口電路設(shè)計－串口芯片選型要完成最基本的串行通信功能，實際上只需要RXD、TXD和GND即可，但由于RS-232-C標準所定義的高、低電平信號與S3C2410X系統(tǒng)的TTL電路所定義的高、低電平信號完全不同。TTL的標準邏輯“1”對應(yīng)2V～3.3V電平，標準邏輯“0”對應(yīng)0V～0.4V電平，而RS-232-C標準采用負邏輯方式，標準邏輯“1”對應(yīng)-5V～-15V電平，標準邏輯“0”對應(yīng)+5V～+15V電平，顯然，兩者間要進行通信必須經(jīng)過信號電平的轉(zhuǎn)換。目前常使用的電平轉(zhuǎn)換電路為Sipex公司的SP3232E。外設(shè)及系統(tǒng)總線58硬件平臺設(shè)計串口接口電路設(shè)計－SP3232E引腳分布外設(shè)及系統(tǒng)總線59硬件平臺設(shè)計串口接口電路設(shè)計－串口接口電路RS232電平TTL電平外設(shè)及系統(tǒng)總線60硬件平臺設(shè)計IIC接口電路設(shè)計－IIC簡介IIC總線是一種用于IC器件之間連接的二線制總線。它通過SDA（串行數(shù)據(jù)線）及SCL（串行時鐘線）兩線在連接到總線上的器件之間傳送信息，并根據(jù)地址識別每個器件：不管是微控制器、存儲器、LCD驅(qū)動器還是鍵盤接口。帶有IIC總線接口的器件可十分方便地用來將一個或多個微控制器及外圍器件構(gòu)成系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價格低，器件間總線簡單，結(jié)構(gòu)緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。S3C2410X內(nèi)含一個IIC總線主控器，可方便地與各種帶有IIC接口的器件相連。在本實驗系統(tǒng)中，外擴一片KS24C08作為IIC存儲器。KS24C08提供1K字節(jié)的EEPROM存儲空間，可用于存放少量在系統(tǒng)掉電時需要保存的數(shù)據(jù)。外設(shè)及系統(tǒng)總線61硬件平臺設(shè)計IIC接口電路設(shè)計－IIC接口電路外設(shè)及系統(tǒng)總線62硬件平臺設(shè)計印刷電路板設(shè)計注意事項印刷電路板的設(shè)計S3C2410X的片內(nèi)工作頻率為60MHz，因此，在印刷電路板的設(shè)計過程中，應(yīng)該遵循一些高頻電路的設(shè)計基本原則，否則會使系統(tǒng)工作不穩(wěn)定甚至不能正常工作。印刷電路板的設(shè)計人員應(yīng)注意以下幾個方面：注意電源的質(zhì)量與分配。同類型信號線應(yīng)該成組、平行分布。63硬件平臺設(shè)計電源質(zhì)量與分配印刷電路板的設(shè)計電源濾波為提高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對系統(tǒng)的影響，一般應(yīng)在電源進入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。同時，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時產(chǎn)生的高頻噪聲，一般的方法是在器件的電源和地之間加上0.1uF左右地電容，可以很好地濾出高頻噪聲的影響。64硬件平臺設(shè)計電源質(zhì)量與分配印刷電路板的設(shè)計電源分配實際的工程應(yīng)用和理論都證實，電源的分配對系統(tǒng)的穩(wěn)定性有很大的影響，因此，在設(shè)計印刷電路板時，要注意電源的分配問題。在印刷電路板上，電源的供給一般采用電源總線（雙面板）