數(shù)字邏輯第三章老師講課課件

數(shù)字邏輯第三章老師講課課件第一頁，共五十三頁，編輯于2023年，星期三3.1邏輯門電路從物理的角度考慮電路如何工作，工作中的電氣特性實(shí)際物理器件不可避免的時(shí)間延遲問題從邏輯角度輸入、輸出的邏輯關(guān)系三種基本邏輯：與、或、非第二頁，共五十三頁，編輯于2023年，星期三基本邏輯運(yùn)算：與（AND）000010100111ABZ邏輯表達(dá)式Z=A·B開關(guān)：1通、0斷燈：1亮、0不亮當(dāng)且僅當(dāng)所有輸入全為1時(shí)，輸出為1真值表&ABZABZ邏輯符號(hào)ABZ第三頁，共五十三頁，編輯于2023年，星期三基本邏輯運(yùn)算：非（NOT）AZ0110真值表邏輯表達(dá)式：Y=AAZR產(chǎn)生一個(gè)與輸入相反的輸出通常稱為反相器（inverter）1ZAAZ邏輯符號(hào)第四頁，共五十三頁，編輯于2023年，星期三基本邏輯運(yùn)算：或（OR）邏輯表達(dá)式：Z=A+BABZ真值表ABZ只要有任何一個(gè)輸入為1，輸出就為1≥1ABZABZ邏輯符號(hào)000011101111第五頁，共五十三頁，編輯于2023年，星期三與非和或非與非邏輯表達(dá)式：

邏輯符號(hào)：或非邏輯表達(dá)式：

邏輯符號(hào)：&≥1第六頁，共五十三頁，編輯于2023年，星期三與非門或非門異或門第七頁，共五十三頁，編輯于2023年，星期三F(A、B、C)第八頁，共五十三頁，編輯于2023年，星期三函數(shù)的五種常用表達(dá)式F(A、B、C)“與―或”式“或―與”式“與非―與非”式“或非―或非”式“與―或―非”式3.2函數(shù)的實(shí)現(xiàn)第九頁，共五十三頁，編輯于2023年，星期三3.2邏輯函數(shù)的實(shí)現(xiàn)用與非門實(shí)現(xiàn)函數(shù)用卡諾圖化簡---得--與或表達(dá)式將與或表達(dá)式兩次求非，再利用摩根定理第十頁，共五十三頁，編輯于2023年，星期三3.2函數(shù)的實(shí)現(xiàn)用或非門實(shí)現(xiàn)F1求的最簡與或表達(dá)式2用反演規(guī)則求出原函數(shù)F的或與式3再對或與式兩次求非，摩根一次得或非或非式第十一頁，共五十三頁，編輯于2023年，星期三F(A、B、C)第十二頁，共五十三頁，編輯于2023年，星期三3.2函數(shù)的實(shí)現(xiàn)用與或非門實(shí)現(xiàn)函數(shù)的步驟1)求出反函數(shù)的與或表達(dá)式2）對與或表達(dá)式求反得到原函數(shù)的與或非式第十三頁，共五十三頁，編輯于2023年，星期三第十四頁，共五十三頁，編輯于2023年，星期三求出下面函數(shù)的與非與非式、或非或非式及與或非式第十五頁，共五十三頁，編輯于2023年，星期三3.3組合電路的分析和設(shè)計(jì)組合電路概述組合電路的分析組合電路的設(shè)計(jì)第十六頁，共五十三頁，編輯于2023年，星期三

組合電路概念輸入：邏輯關(guān)系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)

組合電路的特點(diǎn)電路由邏輯門構(gòu)成，不含記憶元件輸出與輸入間無反饋延遲回路輸出與電路原來狀態(tài)無關(guān)輸出：X1、X2、…、XnF1、F2、…、Fm一、組合電路概述組合電路某一時(shí)刻的輸出僅與該時(shí)刻的輸入有關(guān)，而與電路前一時(shí)刻的狀態(tài)無關(guān)。3.3

組合電路的分析和設(shè)計(jì)第十七頁，共五十三頁，編輯于2023年，星期三二、組合電路的分析任務(wù)：分析已知邏輯電路功能寫輸出函數(shù)式簡化函數(shù)式真值表描述電路功能已知組合電路公式法圖形法分析步驟3.3

組合電路的分析和設(shè)計(jì)第十八頁，共五十三頁，編輯于2023年，星期三例1：試分析圖所示邏輯電路的功能。結(jié)論：電路為少數(shù)服從多數(shù)電路，稱表決電路。解：（1）邏輯表達(dá)式（2）列真值表ABCF00000010010001111000101111011111真值表（3）分析電路的邏輯功能多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出F為0第十九頁，共五十三頁，編輯于2023年，星期三例2：試分析圖示邏輯電路的功能。（2）列真值表解：（1）寫表達(dá)式第二十頁，共五十三頁，編輯于2023年，星期三自然二進(jìn)制碼格雷碼

000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）真值表（1）表達(dá)式自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路。（3）分析功能B3B2B1B0G3G2G1G000000000第二十一頁，共五十三頁，編輯于2023年，星期三注意：利用此式時(shí)對碼位序號(hào)大于（n-1）的位應(yīng)按0處理，如本例碼位的最大序號(hào)i=3，故B4應(yīng)為0，才能得到正確的結(jié)果。推廣到一般，將n位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷碼

Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換二、組合電路的分析第二十二頁，共五十三頁，編輯于2023年，星期三3.3組合邏輯電路的分析邏輯圖邏輯表達(dá)式

1

1最簡與或表達(dá)式化簡

2

2從輸入到輸出逐級(jí)寫出第二十三頁，共五十三頁，編輯于2023年，星期三最簡與或表達(dá)式

3真值表

3

4電路的邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

4第二十四頁，共五十三頁，編輯于2023年，星期三邏輯圖邏輯表達(dá)式例：最簡與或表達(dá)式第二十五頁，共五十三頁，編輯于2023年，星期三真值表用與非門實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能第二十六頁，共五十三頁，編輯于2023年，星期三三、組合電路的設(shè)計(jì)任務(wù)：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路設(shè)計(jì)步驟列真值表簡化函數(shù)式畫邏輯圖設(shè)計(jì)要求公式法圖形法表達(dá)式變換根據(jù)設(shè)計(jì)所用芯片要求3.3

組合電路的分析和設(shè)計(jì)第二十七頁，共五十三頁，編輯于2023年，星期三組合邏輯電路的設(shè)計(jì)真值表電路功能描述例：用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用F表示，燈正常工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。

1窮舉法

1第二十八頁，共五十三頁，編輯于2023年，星期三

2邏輯表達(dá)式最簡與或表達(dá)式化簡

3

2

4邏輯變換

3

4第二十九頁，共五十三頁，編輯于2023年，星期三

5邏輯電路圖

5第三十頁，共五十三頁，編輯于2023年，星期三真值表電路功能描述例：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。

1窮舉法

1

2

2邏輯表達(dá)式第三十一頁，共五十三頁，編輯于2023年，星期三

3最簡與或表達(dá)式化簡

4

5邏輯變換邏輯電路圖

3化簡

4

5第三十二頁，共五十三頁，編輯于2023年，星期三例３：半加器的設(shè)計(jì)解：（1）半加器真值表（2）輸出函數(shù)（3）邏輯圖（4）邏輯符號(hào)輸入輸出被加數(shù)A加數(shù)B和S進(jìn)位C0000011010101101CO實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不考慮低位的進(jìn)位第三十三頁，共五十三頁，編輯于2023年，星期三將用“異或”門實(shí)現(xiàn)的半加器改為用“與非”門實(shí)現(xiàn)函數(shù)表達(dá)式變換形式：用“與非”門實(shí)現(xiàn)半加器邏輯圖如圖所示：第三十四頁，共五十三頁，編輯于2023年，星期三全加器是實(shí)現(xiàn)例3.12：全加器的設(shè)計(jì)學(xué)生自己完成邏輯電路全加器邏輯符號(hào)全加器真值表輸入輸出

AiBiCiSiCi+1

一位二進(jìn)制數(shù)Ai一位二進(jìn)制數(shù)Bi低位來的進(jìn)位Ci相加和Si高位進(jìn)位Ci+1

10010

10101

11001

111110000000110

0101001101設(shè)計(jì)第三十五頁，共五十三頁，編輯于2023年，星期三例3.13：試將8421BCD碼轉(zhuǎn)換成余3BCD碼輸入8421碼輸出余3碼

B3B2B1B0E3E2E1E0（2）畫卡諾圖解：（1）列真值表000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010ΦΦΦΦ111011ΦΦΦΦ121100ΦΦΦΦ131101ΦΦΦΦ141110ΦΦΦΦ151111ΦΦΦΦ設(shè)計(jì)0100011110001110B1B0B3B211111E30100011110001110B1B0B3B211111E20100011110001110B1B0B3B211111E10100011110001110B1B0B3B211111E0第三十六頁，共五十三頁，編輯于2023年，星期三（2）卡諾圖（3）表達(dá)式0100011110001110B1B0B3B211111E30100011110001110B1B0B3B211111E20100011110001110B1B0B3B211111E10100011110001110B1B0B3B211111E0設(shè)計(jì)第三十七頁，共五十三頁，編輯于2023年，星期三（4）電路圖（3）表達(dá)式8421BCD碼余3碼設(shè)計(jì)第三十八頁，共五十三頁，編輯于2023年，星期三3.5組合電路中的競爭與冒險(xiǎn)競爭與冒險(xiǎn)的判斷競爭與冒險(xiǎn)冒險(xiǎn)現(xiàn)象的消除第三十九頁，共五十三頁，編輯于2023年，星期三當(dāng)A=B=1時(shí)，F(xiàn)=13.5組合電路中的競爭與冒險(xiǎn)一、競爭與冒險(xiǎn)第四十頁，共五十三頁，編輯于2023年，星期三競爭：冒險(xiǎn)：在組合電路中，信號(hào)經(jīng)由不同的途徑達(dá)到某一會(huì)合點(diǎn)的時(shí)間有先有后。由于競爭而引起電路輸出發(fā)生瞬間錯(cuò)誤現(xiàn)象。表現(xiàn)為輸出端出現(xiàn)了原設(shè)計(jì)中沒有的窄脈沖，常稱其為毛刺。3.5組合電路中的競爭與冒險(xiǎn)一、競爭與冒險(xiǎn)競爭與冒險(xiǎn)的關(guān)系：有競爭不一定產(chǎn)生冒險(xiǎn)；有冒險(xiǎn)就一定有競爭。第四十一頁，共五十三頁，編輯于2023年，星期三二、競爭與冒險(xiǎn)的判斷代數(shù)法當(dāng)函數(shù)表達(dá)式可以化成：即含有互補(bǔ)變量，A變量變化可能引起冒險(xiǎn)?？ㄖZ圖法ABC0100011110

000

0

1

1

11如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又無其他圈包含，則可能有險(xiǎn)象。當(dāng)A=B=1時(shí)，3.5組合電路中的競爭與冒險(xiǎn)第四十二頁，共五十三頁，編輯于2023年，星期三三、冒險(xiǎn)現(xiàn)象的消除1.利用冗余項(xiàng)只要在卡諾圖兩圈相切處增加一個(gè)圈（冗余），就能消除冒險(xiǎn)。由此得函數(shù)表達(dá)式為：

000

0ABC0100011110

1

1

113.5組合電路中的競爭與冒險(xiǎn)第三章組合邏輯電路第四十三頁，共五十三頁，編輯于2023年，星期三２.

吸收法在輸出端加小電容C可以消除毛刺。但是輸出波形的前后沿將變壞,在對波形要求較嚴(yán)格時(shí)，應(yīng)再加整形電路。三、冒險(xiǎn)現(xiàn)象的消除3.5組合電路中的競爭與冒險(xiǎn)第四十四頁，共五十三頁，編輯于2023年，星期三3.取樣法電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號(hào)才有效，可以避免毛刺影響輸出波形。加取樣脈沖原則：“或”門及“或非”門加負(fù)取樣脈沖“與”門及“與非”門加正取樣脈沖三、冒險(xiǎn)現(xiàn)象的消除3.5組合電路中的競爭與冒險(xiǎn)第三章組合邏輯電路第四十五頁，共五十三頁，編輯于2023年，星期三利用冗余項(xiàng)：只能消