第四章 觸發(fā)器和定時(shí)器

第四章觸發(fā)器和定時(shí)器1第一頁，共五十三頁，編輯于2023年，星期五4-1導(dǎo)論觸發(fā)器的功能觸發(fā)器是數(shù)字時(shí)序邏輯電路的基本單元電路。它是由門電路構(gòu)成的，且具有記憶功能，能夠存儲(chǔ)1位二值信號(hào)。觸發(fā)器的特點(diǎn)具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)——0狀態(tài)和1狀態(tài)。用來表示二進(jìn)制的0和1。觸發(fā)器的現(xiàn)態(tài)和次態(tài)觸發(fā)器接收輸入信號(hào)之前的狀態(tài)叫做現(xiàn)態(tài)，用Qn表示。觸發(fā)器接收輸入信號(hào)之后的狀態(tài)叫做次態(tài)，用Qn+1表示。2第二頁，共五十三頁，編輯于2023年，星期五若：Qn=0則：Qn+1=0Qn=1Qn+1=1穩(wěn)定狀態(tài)若：Qn=0Qn=1則：Qn+1=1“1”狀態(tài)若：Qn=0Qn=1則：Qn+1=0“0”狀態(tài)則：Qn+1=1Qn+1=1SD=1RD=1SD=0RD=1SD=1RD=0SD=0RD=0RDSD觸發(fā)器既不是1態(tài)，也不是0態(tài)，在正常工作時(shí)，輸入信號(hào)不允許輸入SD=RD=0的信號(hào)。1100110011

0QQ&&4-2基本RS觸發(fā)器3第三頁，共五十三頁，編輯于2023年，星期五功能表邏輯符號(hào)QQSDRDSRQ時(shí)序圖注意：QnQn0101*1*101000Qn+1Qn+1RDSDSDRDQQRDSD＝00,QQ＝11;RDSD由0011,下一狀態(tài)不定1100110011

0QQ&&RDSD4第四頁，共五十三頁，編輯于2023年，星期五應(yīng)用防抖開關(guān)tuA0uYt0t1理想波形實(shí)際波形uBt0t1t1tuA0t1uBt0t1uYt0t1RRVCCSABY&&5第五頁，共五十三頁，編輯于2023年，星期五4-3

同步RS觸發(fā)器電平觸發(fā)：在控制電平CP的控制下接收數(shù)據(jù)。CP＝0，不接收外部輸入．由于交叉耦合的作用，保持原有狀態(tài)。當(dāng)CP＝1時(shí)，其輸出狀態(tài)由R、S端的輸入信號(hào)決定。QQSRCP&&&&6第六頁，共五十三頁，編輯于2023年，星期五1、邏輯關(guān)系功能表0QnQnQn+1Qn+1RSCP100QnQn10110110011111*1*邏輯符號(hào)QQSRCPRDSD置位端復(fù)位端RDSDQQSRCP&&&&7第七頁，共五十三頁，編輯于2023年，星期五同步RS與基本RS觸發(fā)器比較同步RS觸發(fā)器增加了控制端CP。CP=0時(shí)，保持觸發(fā)器穩(wěn)定狀態(tài)不被破壞。SD=0,觸發(fā)器置位;RD=0,觸發(fā)器復(fù)位。RS的意義更直觀。在CP=1且RS=“11”時(shí),同樣存在不定狀態(tài)。8第八頁，共五十三頁，編輯于2023年，星期五2、觸發(fā)器功能的幾種表示方法CPSRQn+1Qn+1(1)時(shí)序圖9第九頁，共五十三頁，編輯于2023年，星期五波形分析1CPRSQn+1Qn+1QQSRCP&&&&10第十頁，共五十三頁，編輯于2023年，星期五波形分析2CPRSQn+1Qn+1不定QQSRCP&&&&11第十一頁，共五十三頁，編輯于2023年，星期五（2）特征方程QnR01S00011110010011Qn+1=S+RQnRS=0(CP=1)（3）狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖表示觸發(fā)器從一個(gè)狀態(tài)變化到另一個(gè)狀態(tài)或保持原狀態(tài)不變時(shí)，對(duì)輸入信號(hào)的要求。01S=R=0S=0R=

S=1R=0S=0R=112第十二頁，共五十三頁，編輯于2023年，星期五RS觸發(fā)器存在的問題——空翻CPSRQ有效翻轉(zhuǎn)空翻在一個(gè)時(shí)鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻。13第十三頁，共五十三頁，編輯于2023年，星期五

邊沿觸發(fā)器—維持阻塞D(一)正邊沿觸發(fā)的D觸發(fā)器結(jié)構(gòu)工作原理CPDQQ1234561、D=1時(shí)：若CP=0，若CP從01，100111101門3、4封鎖，Qn+1=Qn門3、4打開，Qn+1=1能否發(fā)生空翻？0110100101置1維持線1置0阻塞線14第十四頁，共五十三頁，編輯于2023年，星期五2、D=0時(shí)：01CPDQQ123456若CP=0，若CP從01，門3、4封鎖，Qn+1=Qn門3、4打開，Qn+1=01111100110010置0維持線Qn+1=DCP特點(diǎn)1.CP正跳變時(shí)，才接受輸入數(shù)據(jù)。2.CP＝1及CP＝0期間，輸入數(shù)據(jù)變化不會(huì)影響觸發(fā)器狀態(tài)。15第十五頁，共五十三頁，編輯于2023年，星期五D觸發(fā)器的直接(異步)置0、置1功能CPDQQ123456CP=1期間,RD=0,使Q=0;同時(shí)使門3輸出1，門4輸出0。即使RD=0撤除，Q=0也可以保持不變。SD也是同樣考慮,要接入門5。CP＝0期間,RD=0或SD=0都可以作用到基本觸發(fā)器,直接影響QQ輸出.RD撤銷后也能維持狀態(tài)。RDSD16第十六頁，共五十三頁，編輯于2023年，星期五D觸發(fā)器的直接(異步)置0、置1功能不論CP=0期間還是CP=1期間，只要有RD=0，就有Q=0,Q=1。當(dāng)RD=0撤除后，Q=0將一直保持到下一個(gè)CP正跳變來到為止。QQDCPRDSDCPRDDQn+117第十七頁，共五十三頁，編輯于2023年，星期五集成D觸發(fā)器12345678RD1D1

CP1

SD1

Q1Q1

地

+VCC

RD2D2CP2SD2Q2Q27474141312111098123456712345678R

Q1

Q1

D1D2Q2Q地

+VCC

Q4Q4D4D3Q3Q3CP741751615141312111091234567818第十八頁，共五十三頁，編輯于2023年，星期五D觸發(fā)器應(yīng)用【例】分析下面組合電路的邏輯功能。&1&R+5VQ4Q3Q2Q1D4D3D2D1S4S3S2S1Q4Q3Q2Q1RCPD74LS175四人搶答器19第十九頁，共五十三頁，編輯于2023年，星期五比較：同步D觸發(fā)器（鎖存器）如何消除R-S觸發(fā)器的不定狀態(tài)？R-S電位型觸發(fā)器的輸入由R，S雙端輸入改為單端輸入，就不會(huì)出現(xiàn)不定狀態(tài)了！功能表(CP=1)DQn+10011DQCPQ1&&&&20第二十頁，共五十三頁，編輯于2023年，星期五電位觸發(fā)D觸發(fā)器功能表(CP=1)DQn+10011邏輯符號(hào)QCPQDRDSD特征方程Qn+1=D(CP=1)狀態(tài)轉(zhuǎn)換圖01D=0D=0D=1D=1QQCPDRDSD&&&&21第二十一頁，共五十三頁，編輯于2023年，星期五時(shí)序圖當(dāng)CP＝1時(shí)，Q＝D;也就是Q接收D的輸入。因此,CP＝1“電位”一到，觸發(fā)器就接收數(shù)據(jù)，叫“電位觸發(fā)器”，也叫“鎖存器”。CPDQn+122第二十二頁，共五十三頁，編輯于2023年，星期五兩種基本觸發(fā)器的應(yīng)用比較D0Q0D1Q1D2Q2D3E

Q3F0F1F2F3D0Q0D1Q1D2Q2D3CP

Q3CP四位鎖存器四位D觸發(fā)器23第二十三頁，共五十三頁，編輯于2023年，星期五兩種基本觸發(fā)器的應(yīng)用比較CPF0~F3鎖存器Q0~Q3t1t1t1t2t2Q0~Q3正沿D24第二十四頁，共五十三頁，編輯于2023年，星期五電位型只能當(dāng)作寄存器CPDCPDCPDCPDCP1Q2Q3Q4Q4D3D2D1DRD25第二十五頁，共五十三頁，編輯于2023年，星期五正邊沿D觸發(fā)器可以用作移位寄存器DQ0CPDQ1CPDQ2CP……CP串行輸入RD0001Q0Q1Q2CP11001右移移位寄存器00011002110301110鎖存器不能作為移位寄存器26第二十六頁，共五十三頁，編輯于2023年，星期五正邊沿D觸發(fā)器可以用作計(jì)數(shù)器DQ0CPDQ1CPDQ2CPCPRDQ2Q0Q1Q2000100110111011001同步六進(jìn)制計(jì)數(shù)器...27第二十七頁，共五十三頁，編輯于2023年，星期五4-5邊沿JK觸發(fā)器1.分析結(jié)構(gòu)和工作原理28第二十八頁，共五十三頁，編輯于2023年，星期五4-5主從式邊沿JK觸發(fā)器同步RS觸發(fā)器的缺點(diǎn)：使用時(shí)有約束條件RS=0。1．電路結(jié)構(gòu)

為此，將觸發(fā)器的兩個(gè)互補(bǔ)的輸出端信號(hào)通過兩根反饋線分別引到輸入端的G7、G8門，這樣，就構(gòu)成了JK觸發(fā)器。JK從觸發(fā)器主觸發(fā)器CP=0時(shí)，主觸發(fā)器不工作，從觸發(fā)器接收住觸發(fā)器的值；CP=1時(shí)，主觸發(fā)器工作，接受JK的值，從觸發(fā)器不工作；CP由1到0時(shí)，29第二十九頁，共五十三頁，編輯于2023年，星期五2．邏輯功能(1）功能表：（2）特性方程：30第三十頁，共五十三頁，編輯于2023年，星期五3.邏輯符號(hào)

(a)上升邊沿(b)下降邊沿

31第三十一頁，共五十三頁，編輯于2023年，星期五4.狀態(tài)轉(zhuǎn)換圖和時(shí)序圖

例1已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。32第三十二頁，共五十三頁，編輯于2023年，星期五例2已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。在畫主從觸發(fā)器的波形圖時(shí)，應(yīng)注意以下兩點(diǎn)：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的觸發(fā)沿（這里是下降沿）（2）判斷觸發(fā)器次態(tài)的依據(jù)是時(shí)鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。33第三十三頁，共五十三頁，編輯于2023年，星期五2.集成負(fù)邊沿J—K觸發(fā)器QQJKCPRDSD74LS73/雙下降沿J—K觸發(fā)器74LS109/雙上升沿J—K觸發(fā)器12345678CP1RD1

K1

+VCC

CP2RD2J2

J2Q1Q1地

K2Q2Q27473141312111098123456734第三十四頁，共五十三頁，編輯于2023年，星期五3.T觸發(fā)器QQJKCPRDSDJKTQn1Qn0Qn+1TQQTCPRDSD保持—翻轉(zhuǎn)觸發(fā)器Qn+1=TQn01T=0T=0T=1T=135第三十五頁，共五十三頁，編輯于2023年，星期五T觸發(fā)器應(yīng)用CPT0Q0T1Q1“1”“1”CPQ0n+1Q1n+1分頻器36第三十六頁，共五十三頁，編輯于2023年，星期五4-6555定時(shí)器555定時(shí)器是一種用途廣泛的模擬數(shù)字混合集成電路。它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、壓控振蕩器等多種應(yīng)用電路。

雙穩(wěn)單穩(wěn)多諧觸發(fā)信號(hào)輸出37第三十七頁，共五十三頁，編輯于2023年，星期五4.6.1555定時(shí)器的工作原理4.6.2555定時(shí)器構(gòu)成單穩(wěn)態(tài)4.6.3555定時(shí)器構(gòu)成多諧振蕩器4.6.4555定時(shí)器構(gòu)成施密特觸發(fā)器4.6.5555定時(shí)器構(gòu)成壓控振蕩器(VCO)38第三十八頁，共五十三頁，編輯于2023年，星期五4.6.1555定時(shí)器的工作原理1.GND地3.OUT輸出端5.CV電壓控制端6.TH高電平觸發(fā)端7.DIS放電端8.VCC電源端2.TL低電平觸發(fā)端4.Rd 清零端39第三十九頁，共五十三頁，編輯于2023年，星期五1.當(dāng)TH＞2VCC/3，TL＞1VCC/3時(shí)，比較器A1=H，比較器A2=L，觸發(fā)器置0，3腳和7腳輸出低電平。2.當(dāng)TH＜2VCC/3，TL＞VCC/3時(shí)，比較器A1=Ｌ，比較器A2=L，觸發(fā)器狀態(tài)不變，3腳和7腳輸出低電平。放電管飽和。40第四十頁，共五十三頁，編輯于2023年，星期五3.當(dāng)TH＜2VCC/3，TL＜VCC/3時(shí)，比較器A1=Ｌ，比較器A2=Ｈ，觸發(fā)器置１，3腳和7腳輸出高電平。放電管截止。4.當(dāng)TH＜2VCC/3，TL＞VCC/3時(shí)，比較器A1=Ｌ，比較器A2=L，觸發(fā)器狀態(tài)不變，3腳和7腳輸出高電平。放電管截止。41第四十一頁，共五十三頁，編輯于2023年，星期五從555定時(shí)器的功能表可以看出幾個(gè)特點(diǎn)：1.有兩個(gè)閾值電平，分別是電源電壓的1/3和2/3；2.輸出從低到高，從高到低有回差；555定時(shí)器功能表

3.輸出端和放電端的狀態(tài)一致，要通都通，要斷都斷；4.輸出與兩觸發(fā)端是反相關(guān)系。⑤CV⑥TH②TL④R③OUT⑦DIS直流LLL通懸空＞2VCC/3＞VCC/3HLLL通交流＜2VCC/3＞VCC/3HLH通斷接地＜2VCC/3＜VCC/3HHHH斷42第四十二頁，共五十三頁，編輯于2023年，星期五4.6.2555定時(shí)器構(gòu)成單穩(wěn)態(tài)初始狀態(tài)下，沒有觸發(fā)，ui是高電平，所以輸出是低電平。當(dāng)ui加上觸發(fā)低電平時(shí)，輸出將跳變到高電平，放電管關(guān)斷。放電管關(guān)斷，電源將經(jīng)過R向C充電，uC按指數(shù)規(guī)律上升。此時(shí)，ui已經(jīng)撤消，變?yōu)楦唠娖?，所以?dāng)uC充電到上限閾值電平（VCC2/3）時(shí)，輸出將跳變?yōu)榈碗娖?。完成一次單穩(wěn)過程。43第四十三頁，共五十三頁，編輯于2023年，星期五ui000uCuOttt2VCC/3注意：觸發(fā)脈沖必須是窄脈沖，要比暫穩(wěn)態(tài)的時(shí)間tw還要短。否則觸發(fā)作用始終存在，輸出將不會(huì)在uC達(dá)到2VCC/3時(shí)返回低電平。tw44第四十四頁，共五十三頁，編輯于2023年，星期五單穩(wěn)態(tài)發(fā)器暫穩(wěn)態(tài)時(shí)間的計(jì)算：根據(jù)uC的波形， 由過渡過程公式即可計(jì)算出暫穩(wěn)態(tài)時(shí)間，為此需要確定三要素，uC(0)=0V、uC(∞)=VCC、=RC、當(dāng)t=tw時(shí)，uC(tw)=2VCC/3代入公式。于是可解出注意一:觸發(fā)輸入信號(hào)的邏輯電平，在無觸發(fā)時(shí)是高電平必須大于，低電平必須小于，否則觸發(fā)無效。注意二:觸發(fā)信號(hào)的低電平寬度要窄，其低電平的寬度應(yīng)小于單穩(wěn)暫穩(wěn)的時(shí)間。否則當(dāng)暫穩(wěn)時(shí)間結(jié)束時(shí)，觸發(fā)信號(hào)依然存在，輸出與輸入反相。此時(shí)單穩(wěn)態(tài)觸發(fā)器成為一個(gè)反相器。45第四十五頁，共五十三頁，編輯于2023年，星期五4.6.3555定時(shí)器構(gòu)成多諧振蕩器電容器之所以能夠放電，是由于有放電端7腳的作用，因7腳的狀態(tài)與輸出端一致，7腳為低電平電容器即放電。46第四十六頁，共五十三頁，編輯于2023年，星期五00uOtt2VCC/3tw1uC1VCC/3tw2

tw1：uC(0)=VCC/3V、uC(∞)=VCC、1=(RA+RB)C、當(dāng)t=tw1時(shí)，uC(tw1)=2VCC/3代入公式。于是可解出

tw2：uC(0)=2VCC/3V、uC(∞)=0V、

1=RBC、當(dāng)t=tw2時(shí)，uC(tw2)=VCC/3代入公式。于是可解出

圖4.29多諧振蕩器波形圖

47第四十七頁，共五十三頁，編輯于2023年，星期五因