電子技術(shù)基礎(chǔ)與技能電子信息類(lèi)徐麗香課后參考答案

《電子技術(shù)基礎(chǔ)與技能》習(xí)題答案第一章選擇題（1）C（2）B（3）A2．填空題（1）正向偏置（2）門(mén)限（3）擊穿3．由于用手把引腳與表筆捏緊，萬(wàn)用表測(cè)量的是人體電阻與二極管并聯(lián)后的阻值。4．沒(méi)有，二極管會(huì)被擊穿。5．（1）24V（2）相當(dāng)于半波整流，輸出電壓大約20V6．18V28V24V20V9V7．（1）若其中一支二極管短路時(shí)，當(dāng)此管在上橋臂，則相鄰下橋臂二極管會(huì)短路損壞；當(dāng)此管在下橋臂，則相鄰的上橋臂二極管會(huì)短路損壞。當(dāng)然，因短路電流通過(guò)PN結(jié)，也可能會(huì)使其變?yōu)殚_(kāi)路。（2）若其中一支二極管開(kāi)路時(shí)，則變成半波整流電路。（3）若其中一支二極管反接時(shí)，則電源會(huì)通過(guò)與其相鄰的另一支二極管形成短路，此兩管都因通過(guò)短路電流后而損壞。8．（1）0.45A（2）0.225A28V(3)250μF9．（1）24V（2）否（3）（a）濾波電容C開(kāi)路（b）負(fù)載RL虛焊（c）C脫焊，整流二極管之一虛焊第二章1．D2．e、b、c極分別是1V、1.2V和5V。4．調(diào)小了5．截止第三章1．（1）C（2）A（3）B（4）A（5）B（6）A（7）A2．（1）三極管是電流控制器件，用基極電流IB控制集電極電流IC的大小。場(chǎng)效應(yīng)管是利用柵源之間的電壓，即uGS的大小來(lái)控制漏極電流D的大小，是利用電壓控制電流的大小。（2）N溝道結(jié)型場(chǎng)效應(yīng)管、P溝道結(jié)型場(chǎng)效應(yīng)管、N溝道增強(qiáng)型絕緣柵型場(chǎng)效應(yīng)管、N溝道耗盡型絕緣柵型場(chǎng)效應(yīng)管、P溝道增強(qiáng)型絕緣柵型場(chǎng)效應(yīng)管、P溝道耗盡型絕緣柵型場(chǎng)效應(yīng)管3．（1）夾斷區(qū)（2）恒流區(qū)（3）可變電阻區(qū)第四章1．反相比例電路輸出電壓為：-2V2．電路構(gòu)成反相加法器Uo=1V3．解：1、RP中間抽頭電壓uo1=-（R2/R1）*UIRP中間抽頭節(jié)點(diǎn)采用KCL：（Uo-uo1）/R3=uo1/R2+uo1/R42、Ri=R14．對(duì)ui2兩級(jí)反向，ui1反向比例，并組成反向加法。第五章1．（1）A（2）.B2．（1）甲、乙類(lèi)（2）最大輸出功率、效率3．（1）√（2）×（3）××√（4）××√√4．(1).甲類(lèi)功率輸出級(jí)主要優(yōu)點(diǎn)是失真小，主要缺點(diǎn)是效率低。(2).乙類(lèi)功率輸出級(jí)的主要優(yōu)點(diǎn)是效率高，主要缺點(diǎn)是存在嚴(yán)重交越失真。(3).甲乙類(lèi)功率輸出級(jí)吸收了甲類(lèi)乙類(lèi)的優(yōu)點(diǎn)，因而得到廣泛應(yīng)用，但其電路結(jié)構(gòu)比甲類(lèi)乙類(lèi)復(fù)雜。第六章4．1接4,3接8,2接6,5接7,7接9,8接11,10接125．通常包括取樣電路、基準(zhǔn)電壓、比較放大、調(diào)整管等。第七章1．電路產(chǎn)生自激振蕩必需同時(shí)滿足相位條件和振幅條件。具體判別的關(guān)鍵為：電路必需是一個(gè)具有正反饋的正常放大電路。相位條件必須滿足：AF2n（n=0，1，2，3……）；起振幅度條件為：；平衡幅度條件為：。2．由放大電路、正反饋電路、選頻電路和穩(wěn)幅電路組成。3．正弦波振蕩電路按選頻網(wǎng)絡(luò)不同，可分為L(zhǎng)C振蕩電路、晶體振蕩電路和RC振蕩電路。LC振蕩器可分為變壓器耦合式振蕩器和三點(diǎn)式振蕩器。變壓器耦合式LC振蕩器的電路特點(diǎn)是：用變壓器耦合方式把反饋信號(hào)送到輸入端。常用的有共發(fā)射極變壓器耦合LC振蕩器；三點(diǎn)式振蕩器的電路特點(diǎn)：LC振蕩回路三個(gè)端點(diǎn)與晶體管三個(gè)電極相連。這種電路的連接必須滿足“射同基反”的原則，即發(fā)射級(jí)所接元件同為感性或同為容性，而基極所接元件必須一為感性一為容性，才能形成正反饋，形成振蕩。石英鐘的振蕩電路要求有穩(wěn)定的固定頻率信號(hào)輸出，當(dāng)振蕩電路要求振蕩頻率較低時(shí)，要求電感量和電容量太大，用LC振蕩電路不方便實(shí)現(xiàn)的，這時(shí)通常采用RC正弦波振蕩器。7．10000Hz8．（a）不能振蕩（b）能振蕩，為并聯(lián)型晶體振蕩電路。9．f0=第八章1．（1）可行性采用二進(jìn)制，只有0和1兩個(gè)狀態(tài)，需要表示0、1兩種狀態(tài)的電子器件很多，如開(kāi)關(guān)的接通和斷開(kāi)，晶體管的導(dǎo)通和截止、磁元件的正負(fù)剩磁、電位電平的高與低等都可表示0、1兩個(gè)數(shù)碼。使用二進(jìn)制，電子器件具有實(shí)現(xiàn)的可行性。（2）簡(jiǎn)易性二進(jìn)制數(shù)的運(yùn)算法則少，運(yùn)算簡(jiǎn)單，使計(jì)算機(jī)運(yùn)算器的硬件結(jié)構(gòu)大大簡(jiǎn)化（十進(jìn)制的乘法九九口訣表55條公式，而二進(jìn)制乘法只有4條規(guī)則）。（3）邏輯性由于二進(jìn)制0和1正好和邏輯代數(shù)的假（false）和真（true）相對(duì)應(yīng)，有邏輯代數(shù)的理論基礎(chǔ)，用二進(jìn)制表示二值邏輯很自然。2．通常習(xí)慣采用十進(jìn)制數(shù)進(jìn)行計(jì)數(shù)和表示一些物理量的大小，而微型計(jì)算機(jī)或其他數(shù)字電路內(nèi)部只有二進(jìn)制數(shù)。在程序設(shè)計(jì)、指令書(shū)寫(xiě)、數(shù)據(jù)地址分配中十六進(jìn)制用得非常廣泛。3．（1）[100110]2[26]16[00111000]8421BCD（2）[111001.101]2[39.A]16[01010111.011000100101]8421BCD（3）[100000000]2[100]16[001001010110]8421BCD4．（1）[]10[9.58]16（2）[147]10[93]16（3）[]10[F.B]16（4）[108]10[6C]165．與運(yùn)算Y=A·B或運(yùn)算Y=A+B非運(yùn)算6．TTL門(mén)電路的使用注意事項(xiàng)：（1）TTL電路的電源正端通常標(biāo)以“VCC”，負(fù)端標(biāo)以“GND”。電源正常是集成電路門(mén)電路能否正常工作的必要條件。（2）TTL集成電路對(duì)電源電壓要求比較嚴(yán)格，除了低電壓、低功耗系列外，通常只允許在+50.5V的范圍內(nèi)工作，若電源電壓超過(guò)5.5V，將損壞器件；若電源電壓低于4.5V，器件的邏輯功能將不正常。（3）TTL門(mén)電路的多余輸入端處理方法。由于集成電路輸入引腳的多少在集成電路生產(chǎn)時(shí)就已固定，在使用集成電路時(shí)有時(shí)可能會(huì)出現(xiàn)多余的引腳。多余的引腳要按具體情況進(jìn)行處理。（4）TTL集成電路的輸出端不允許直接接地或直接接+5V，輸出端與輸出端之間也不能并聯(lián)（除非輸出邏輯值總是相同），否則將導(dǎo)致器件損壞。（5）TTL特殊輸出結(jié)構(gòu)的門(mén)電路的使用。CMOS集成電路的使用注意事頂（1）CMOS電路的電源正端標(biāo)以“VDD”，負(fù)端標(biāo)以“VSS”。使用時(shí)一般將“VSS”接地。（2）由于CMOS門(mén)電路采用了MOS管是一種高輸入阻抗、微功耗的電路，極易造成靜電損壞。所以不使用的輸入端不能懸空，而要根據(jù)邏輯功能接VDD（與門(mén)、與非門(mén)）或地（或門(mén)、或非門(mén)），以免受干擾造成邏輯混亂以及損壞門(mén)電路。且多余輸入端最好不要并聯(lián)，以免增加輸入端的電容量，降低工作速度。同時(shí)，CMOS門(mén)電路與TTL不同，它在直流狀態(tài)下，柵極幾乎不取電流，所以，只要有電阻即使電阻值大于1MΩ）接地，電阻上無(wú)電流流過(guò)，仍看作低電平輸入。（3）在儲(chǔ)存和運(yùn)輸中，MOS集成電路應(yīng)用防靜電包裝（如鋁箔、防靜電包裝袋）。（4）在組裝電路時(shí)，必須采取防靜電措施，以免靜電擊穿損壞或損傷集成電路。所有與CMOS電路直接接觸的工具，測(cè)試設(shè)備必須可靠接地。（5）CMOS集成電路的輸出端不允許直接接VDD或VSS，以免損壞器件。一般情況下也不允許輸出端并聯(lián)形成大電流。但為了增加驅(qū)動(dòng)能力，輸出邏輯值總是相同的輸出端允許并聯(lián)。7．8．（a）高電平（b）低電平（c）低電平9．（1）1（2）A+BC（3）第九章1．組合邏輯電路的特點(diǎn)是，電路任何時(shí)刻的輸出狀態(tài)，取決于該時(shí)刻輸入信號(hào)的狀態(tài)，而與輸入信號(hào)作用之前電路所處的狀態(tài)無(wú)關(guān)。2．（AB同或C）輸入輸入輸出ABCY000100100101011010011010110011113．（1）（2）4．編碼器主要是實(shí)現(xiàn)把一些數(shù)字、符號(hào)、文字等用二進(jìn)制代碼表示的器件。優(yōu)先編碼器：允許同時(shí)有多個(gè)要求編碼有效的輸入信號(hào)，但僅對(duì)優(yōu)先權(quán)最高的輸入信號(hào)進(jìn)行編碼，忽略其它有效的輸入信號(hào)，優(yōu)先權(quán)高低在電路設(shè)計(jì)時(shí)已確定的編碼器。5．譯碼是編碼的逆過(guò)程，它的功能是將每一種輸入的取值轉(zhuǎn)換成相應(yīng)的特定狀態(tài)輸出，特定的狀態(tài)可以是某一輸出引腳有效，也可以幾根輸出引腳的特定組合。具有譯碼功能的邏輯電路稱(chēng)為譯碼器。6．第十章1.242．3．4．5．6．第十一章時(shí)序邏輯電路通常可分為兩大類(lèi)：同步時(shí)序邏輯電路與異步時(shí)序電路。組合邏輯電路的特點(diǎn)是，電路任何時(shí)刻的輸出狀態(tài)，取決于該時(shí)刻輸入信號(hào)的狀態(tài)，而與輸入信號(hào)作用之前電路所處的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路的特點(diǎn)是，電路任何時(shí)刻的輸出狀態(tài)，不僅取決于該時(shí)刻輸入信號(hào)的狀態(tài)，而且與輸入信號(hào)作用之前電路所處的狀態(tài)有關(guān)。寄存器常見(jiàn)的時(shí)序邏輯電路有寄存器、計(jì)數(shù)器等。0116．7個(gè)時(shí)鐘CPSRINQ3Q2Q1Q0Y↓0000↓100010↓100110↓001100↓111011↓1011↓010↓11數(shù)碼寄存器用于保存二進(jìn)制數(shù)據(jù)，移位寄存器，既能存放二進(jìn)制數(shù)據(jù)，又能按一定方向移位。串行輸入、輸出是一位一位輸入。并行輸入、輸出是指多位數(shù)據(jù)一起輸入、輸出。9．計(jì)數(shù)器是對(duì)輸入脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)的電路，除計(jì)數(shù)功能外，還可以進(jìn)行定時(shí)、分頻、產(chǎn)生時(shí)序控制信號(hào)等。10．時(shí)鐘信號(hào)0.625MHz11．12．13．可用3個(gè)74LS161級(jí)聯(lián)而成。14．第十二章1．（1）√（2）×（3）√（4）×2．555定時(shí)器應(yīng)用廣泛，使用方便，除了構(gòu)成單穩(wěn)、多諧和施密特電路外，還可以接成其他各種應(yīng)用電路。3．施密特觸發(fā)器的主要用途是整形、鑒別脈沖幅度。因?yàn)槭┟芴赜|發(fā)器輸出的高、低電平依賴(lài)輸入信號(hào)的電平而改變，所以其輸出脈沖的寬度由輸入信號(hào)決定。由于它的回差特性和輸出電平轉(zhuǎn)換過(guò)程中的正反饋?zhàn)饔?，所以輸出波形的邊沿陡峭?．tW=1.1RC=0.1s5．6．7．施密特觸發(fā)器自激多諧振蕩器單穩(wěn)態(tài)觸發(fā)器8．=8V=4VVT=VT+VT=4V9．tW=1.1RC=3.63ms10．T=T1+T2=0.7(R1+2R2)C=0.105ms第十三章1．模/數(shù)轉(zhuǎn)換（簡(jiǎn)稱(chēng)A/D轉(zhuǎn)換）：是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。數(shù)/模轉(zhuǎn)換（簡(jiǎn)稱(chēng)D/A轉(zhuǎn)換）