實(shí)驗(yàn)五全加器的應(yīng)用

實(shí)驗(yàn)五全加器的應(yīng)用第1頁，課件共18頁，創(chuàng)作于2023年2月一、實(shí)驗(yàn)?zāi)康模?）了解算術(shù)運(yùn)算電路的結(jié)構(gòu)。（2）掌握半加器、全加器二者之間的區(qū)別和聯(lián)系。（3）掌握74LS283先行進(jìn)位全加器的邏輯功能和特點(diǎn)。（4）掌握全加器的應(yīng)用。

第2頁，課件共18頁，創(chuàng)作于2023年2月二、實(shí)驗(yàn)所用器件型號及管腳排列74LS283管腳排列和邏輯符號第3頁，課件共18頁，創(chuàng)作于2023年2月（一）半加器三、實(shí)驗(yàn)原理半加器，即不考慮低位的進(jìn)位輸入的加法器。例如設(shè)計(jì)一位二進(jìn)制的半加器。半加器真值表如表所示，由真值表得到

和

，由表達(dá)式得到用門電路實(shí)現(xiàn)的半加器電路以及半加器的邏輯符號如圖。

半加器電路及邏輯符號半加器真值表第4頁，課件共18頁，創(chuàng)作于2023年2月（二）全加器

相對半加器而言，全加器不僅要考慮兩數(shù)相加，還要考慮低位向本位的進(jìn)位。第5頁，課件共18頁，創(chuàng)作于2023年2月一位全加器邏輯電路圖一位全加器邏輯符號及擴(kuò)展第6頁，課件共18頁，創(chuàng)作于2023年2月74LS283是TTL雙極型并行4位全加器，特點(diǎn)是先行進(jìn)位，因此運(yùn)算速度很快，其外形為雙列直插，管腳排列和邏輯符號如圖2.5.5所示。它有兩組4位二進(jìn)制數(shù)輸入A4A3A2A1、B4B3B2B1，一個(gè)低位向本位的進(jìn)位輸入CI，有一組二進(jìn)制數(shù)輸出S4S3S2S1，一個(gè)最高位的進(jìn)位輸出CO，該器件所完成的4位二進(jìn)制加法運(yùn)算如右圖所示。（三）集成全加器芯片74LS283的應(yīng)用第7頁，課件共18頁，創(chuàng)作于2023年2月74LS283的基本應(yīng)用如下：1．完成4位二進(jìn)制數(shù)加法。

因?yàn)?4LS283本身是全加器，所以可以直接進(jìn)行4位二進(jìn)制數(shù)加法，例如：A4A3A2A1=1001，B4B3B2B1=1101，CI=0，則輸出為C4S4S3S2S1=10110。2．實(shí)現(xiàn)碼組變換。有些碼組變換存在加法關(guān)系，如8421BCD碼轉(zhuǎn)換至余3碼，只要在8421BCD碼基礎(chǔ)上加3（0011）即可實(shí)現(xiàn)變換。第8頁，課件共18頁，創(chuàng)作于2023年2月3．8421BCD碼加法器。十進(jìn)制數(shù)二進(jìn)制加法器的輸出（校正電路的輸入）BCD碼的輸出列C4S4S3S2S1C4S4S3S2S100000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000191001111001第9頁，課件共18頁，創(chuàng)作于2023年2月BCD碼加法電路圖P=S4S3+S4S2+C4第10頁，課件共18頁，創(chuàng)作于2023年2月4．實(shí)現(xiàn)兩個(gè)4位二進(jìn)制數(shù)相減。

兩個(gè)4位二進(jìn)制數(shù)相減可以看做兩個(gè)帶符號的4位二進(jìn)制數(shù)相加，即原碼的相減變?yōu)檠a(bǔ)碼的相加，而正數(shù)的補(bǔ)碼就是本身，負(fù)數(shù)的補(bǔ)碼是反碼加1，這樣，A-B=A+（-B），就可利用74LS283實(shí)現(xiàn)減法運(yùn)算。A數(shù)照常輸入，B數(shù)通過反相器輸入，加1可以使CI=1得到，這樣輸出的結(jié)果就是兩數(shù)之差，但是這個(gè)結(jié)果為補(bǔ)碼，要通過CO來判別結(jié)果的正負(fù)。例如7-3（原碼0111-0011）轉(zhuǎn)化為補(bǔ)碼相加0111+1101=10100這里CO=1，結(jié)果為正數(shù)，補(bǔ)碼0100等于原碼，即結(jié)果為+4；而3-7（原碼0011-0111）轉(zhuǎn)化為補(bǔ)碼相加0011+1001=01100這里CO=0，結(jié)果為負(fù)數(shù)，補(bǔ)碼1100還要再求補(bǔ)一次才能得到正確的原碼，1100求補(bǔ)為0100，即結(jié)果為-4。按習(xí)慣，把CO通過非門取反作為符號位。第11頁，課件共18頁，創(chuàng)作于2023年2月加法器完成的減法計(jì)算電路第12頁，課件共18頁，創(chuàng)作于2023年2月（一）基礎(chǔ)實(shí)驗(yàn)部分四、實(shí)驗(yàn)內(nèi)容1．利用74LS283加法器實(shí)現(xiàn)二進(jìn)制加法。加法器功能測試加法器功能測試第13頁，課件共18頁，創(chuàng)作于2023年2月2．利用74LS283四位二進(jìn)制加法器實(shí)現(xiàn)8421BCD碼轉(zhuǎn)換為余3碼的電路。

要求寫出設(shè)計(jì)全過程，畫出邏輯電路圖。8421BCD碼到余3碼

第14頁，課件共18頁，創(chuàng)作于2023年2月3．實(shí)現(xiàn)一位8421BCD碼的加法運(yùn)算。

用兩塊74LS283及門電路實(shí)現(xiàn)，要求寫出設(shè)計(jì)全過程，畫出邏輯圖。輸入用邏輯開關(guān)，輸出用指示燈，改變開關(guān)狀態(tài)，觀察輸出指示燈的變化，將實(shí)驗(yàn)結(jié)果記錄在表中。兩位8421BCD碼的加法第15頁，課件共18頁，創(chuàng)作于2023年2月4．實(shí)現(xiàn)兩個(gè)4位二進(jìn)制數(shù)的減法。

根據(jù)前面講到的利用加法器來實(shí)現(xiàn)減法運(yùn)算的原理，此電路必須分兩步進(jìn)行，所以要用兩塊74LS283及適當(dāng)門電路完成連接，輸入用邏輯開關(guān)表示，輸出用指示燈來觀察結(jié)果，改變開關(guān)狀態(tài)，觀察輸出指示燈的變化，將實(shí)驗(yàn)結(jié)果記錄在表中。5．用門電路設(shè)計(jì)出一位半加器，并且由半加器擴(kuò)展成一位全加器。要求寫出設(shè)計(jì)全過程，畫出邏輯電路圖。兩個(gè)4位二進(jìn)制數(shù)的減法第16頁，課件共18頁，創(chuàng)作于2023年2月（二）提高部分6．用適當(dāng)門電路設(shè)計(jì)一個(gè)二進(jìn)制原碼反碼選擇器，要求寫出設(shè)計(jì)過程，畫出邏輯圖，并且檢測電路是否正確。（提示：用變量M來進(jìn)行判別是原碼還是反碼。）7．試用異或門和集成4位二進(jìn)制全加器74LS283構(gòu)成一個(gè)無符號數(shù)的4位并行加、減運(yùn)算電路。要求當(dāng)控制信號X＝0時(shí)，電路實(shí)現(xiàn)加法運(yùn)算;X＝1時(shí)，實(shí)現(xiàn)減法運(yùn)算。第17頁，課件共18頁，創(chuàng)作于2023年2月8．用適當(dāng)門電路和74LS283來完成一個(gè)8421BCD