微型計算機的組成及微處理器的功能結構

微型計算機的組成及微處理器的功能結構第1頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構2.1微型計算機的組成圖2.1微型計算機的硬件組成存儲器I/O接口輸入設備I/O接口數(shù)據(jù)總線DB控制總線CB輸出設備CPU地址總線AB第2頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構

2.1微型計算機中的組成

1.微處理器中央處理部件CPU(CentralProcessingUnit)

2.存儲器RAM(RandomAccessMemory)ROM(ReadOnlyMemory)

3.輸入/輸出設備及其接口電路 輸入/輸出（Input/Output,縮寫位I/O）設備統(tǒng)稱外部設備，簡稱I/O設備。4.總線數(shù)據(jù)總線DB(DataBus)地址總線AB(AddressBus)控制總線CB(ControlBus)

第3頁，課件共26頁，創(chuàng)作于2023年2月

總線

總線是指傳遞信息的一組公用導線，是傳送信息的公共通道，微機系統(tǒng)采用總線結構連接系統(tǒng)功能部件。總線信號可分成三組地址總線AB：傳送地址信息(單向)數(shù)據(jù)總線DB：傳送數(shù)據(jù)信息(雙向)控制總線CB：傳送控制信息(每根單向/雙向)

總線一般被看成一個獨立的部件。第4頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構2.280X86系列微處理器的功能結構

1.8086/8088微處理器的邏輯結構

8086/8088CPU的內部邏輯結構指令流隊列標志寄存器FLAGS(P43)寄存器陣列微型計算機的總線結構

第5頁，課件共26頁，創(chuàng)作于2023年2月INTEL8086/8088處理器邏輯結構第6頁，課件共26頁，創(chuàng)作于2023年2月*INTELPentium處理器邏輯結構第7頁，課件共26頁，創(chuàng)作于2023年2月

*超標量和流水線的概念超標量：配置多個執(zhí)行部件和指令譯碼電路，能同時執(zhí)行多條指令。Pentium由三個執(zhí)行單元組織而成，一個執(zhí)行浮點指令，另兩個執(zhí)行整型指令（U流水線和V流水線），這意味著Pentium同時可以執(zhí)三條指令流水線：在CPU中把一條指令分解成多個可單獨處理的操作，使每個操作在一個專門的硬件站（stage）上執(zhí)行，這樣一條指令需要順序地經(jīng)過流水線中多個站的處理才能完成，但是前后相連的幾條指令可以依次流入流水線中，在多個站間重疊執(zhí)行，因此可以實現(xiàn)指令的并行處理。第8頁，課件共26頁，創(chuàng)作于2023年2月8086(8088)CPU從功能上分成兩大部分總線接口單元BIU（BusInterfaceUnit）

BIU負責與存儲器接口，BIU負責從內存的指定部分取出指令，送至指令流隊列中排隊（8086指令隊列6字節(jié)，8088的指令隊列4字節(jié)）；在執(zhí)行指令時所需要的操作數(shù)

負責信息交換(地址信息、數(shù)據(jù)信息、控制信息)執(zhí)行單元EU（ExecutionUnit）

負責數(shù)據(jù)處理（算術運算、邏輯運算）2.8086(8088)CPU的功能結構(P42圖2.3)第9頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構總線接口部件BIU執(zhí)行部件EU第10頁，課件共26頁，創(chuàng)作于2023年2月*386CPU寄存器結構指令指針I(yè)P段寄存器CS,DS,SS,ES,FS,GS通用寄存器EAX,EBX,ECX,EDX變址寄存器ESI,EDI指針寄存器EBP,ESP標志寄存器FLAGS控制寄存器0(CR0)CR0的第0位叫保護允許位(PE)，PE用于對實模式和保護模式進行切換，PE置0時選擇實模式運行第11頁，課件共26頁，創(chuàng)作于2023年2月INTEL8086/8088寄存器結構第12頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構3.8086/8088的存儲器組織及其尋址

內存：內存是存儲程序代碼和數(shù)據(jù)的部件，由地址譯碼器、內存芯片等構成。內存單元：存儲信息的基本單位。每片內存芯片有若干個內存單元。每個單元可存儲8位二進制數(shù)（1Byte）第13頁，課件共26頁，創(chuàng)作于2023年2月1）存儲單元的地址和內容

存儲器以字節(jié)(Byte)為單位存儲信息，每個字節(jié)有一個地址，地址編碼長度取決于地址總線的位數(shù)。地址值一般用16進制格式表示，如：

0000H（16位地），

0F00F4H（20位地址總線）第14頁，課件共26頁，創(chuàng)作于2023年2月設2號單元中存放的內容為78H，表示為:（0002H）=78H如果數(shù)據(jù)以字為單位，則占用連續(xù)的兩個字節(jié)單元，且用低地址表示：（0002H）=1A78H若0002單元內容為一個地址，而(1A78H)=3B6FH，則可記為（(0002H))=3B6FH第15頁，課件共26頁，創(chuàng)作于2023年2月

2）對內存的讀/寫操作第16頁，課件共26頁，創(chuàng)作于2023年2月3）存儲器地址的分段8086/8088有20條地址線，其尋址范圍為：1M（字節(jié)），地址從00000～FFFFFH

但8086/8088中有關地址的寄存器都是16位的，尋址范圍最多為64KB。那么16位字長的機器里用什么辦法提供20位地址？采用存儲器地址分段的辦法解決。

80X86CPU提供了存儲器分段的機制，每段最大可尋址64KB，這樣段內地址可用16位表示。一個程序的代碼、數(shù)據(jù)、堆棧等一般在存儲器中占有不同的存儲段第17頁，課件共26頁，創(chuàng)作于2023年2月任何一個“物理地址”，例如234A5H可以分解表示為：22340H+01165H，兩部分分別被稱為“段地址”（前者）和“段內偏移地址”（后者）。分解的規(guī)則是：段地址最高四位與物理地址相同，最低四位為0，段內偏移地址的最高四位為0。存儲實現(xiàn)：段地址去掉最低四位0，保存高16位，段內偏移地址去掉最高四位0，保存低16位，從而實現(xiàn)20位物理地址的16位存儲和處理。顯然，在一個段內，偏移地址可以從00000H到0FFFFH，這就是一個段的尋址空間64K。第18頁，課件共26頁，創(chuàng)作于2023年2月

在1MB(20位地址總線)的存儲器中，每一個存儲單元都有一個唯一的20位地址，稱為該存儲單元的物理地址（又叫實際地址）。另一種叫邏輯地址，由兩部分組成：

段基址和偏移量（偏移地址）。程序中不能使用20位的物理地址，而使用16位邏輯地址。20位物理地址由16位段地址和16位偏移地址組成。第19頁，課件共26頁，創(chuàng)作于2023年2月由段地址和偏移地址計算物理地址方法如下：物理地址=10H×段地址+偏移地址實際上，一個物理地址有可能對應多個邏輯地址，例：10145H可對應10100H+45H,也可對應10140H+05H對應前面提到的四個段寄存器CS、DS、SS和ES，有各自的用途：存取操作數(shù)時用DS、ES作為段地址；取指令碼時用CS作為段地址，IP是偏移地址；堆棧操作時用SS作為段地址，SP是偏移地址；

第20頁，課件共26頁，創(chuàng)作于2023年2月例如：知道段地址1010H，偏移地址0045H，則實際物理地址的計算方法如下：段地址左移4位+偏移地址=物理地址，即：10100H+0045H=10145H00010000000100000000+000000000100010100010000000101000101(10145H)各段在存儲器中的分配一般由操作系統(tǒng)負責，第21頁，課件共26頁，創(chuàng)作于2023年2月4.標志寄存器PSW這9個標志位分為兩類:狀態(tài)標志：CF、PF、AF、ZF、SF、OF控制標志：TF、IF、DF第22頁，課件共26頁，創(chuàng)作于2023年2月1.進位標志CF

最高位產生進位或借位時，則CF=1，否則CF=02.奇偶標志PF

運算結果中1的個數(shù)為偶，則PF=1，否則PF=03.輔助進位標志AF

當D3向D4有進位或有借位時，則AF=1，否則AF=04.零標志ZF

運算的結果為零，則ZF=1，否則ZF=05.符號標志SF

運算的結果最高位為1，則SF=1，否則SF=06.溢出標志OF算術運算中，補碼運算結果超出了帶符號數(shù)的表示范圍，即：超出OF=1，否則OF=06個狀態(tài)標志位的意義第23頁，課件共26頁，創(chuàng)作于2023年2月3個控制標志位的意義7.跟蹤標志TF若TF=1，則CPU按單步方式執(zhí)行指令，以便于調試.8.中斷允許標志IF如果IF=1，允許CPU接收外部的可屏蔽中斷請求。若IF=0，則不允許接收.9.方向標志DF如果DF=1，使串操作指令按自動減量修改地址。若DF=0，則按自動增量修改地址.在DEBUG調試程序中提供了除TF以外，測試各個標志位的手段.第24頁，課件共26頁，創(chuàng)作于2023年2月第二章微型計算機的組成及微處理器的功能結構5.8086/8088的I/O地址空間8086/8088CUP與外設的連接都是通過I/O芯片，每個芯片有一個或一個以上的端口，每個端口分配一個地址，8086/8088允許有256個端口或最多65536個端口（8位），兩個相鄰的8位端口可組成一個16位端口。第25頁，