三極管與場(chǎng)效應(yīng)管的區(qū)別

三極管與場(chǎng)效應(yīng)管的區(qū)別場(chǎng)效應(yīng)管是場(chǎng)效應(yīng)晶體管(FieldEffectTransistor,FET)的簡(jiǎn)稱。它屬于電壓控制型半導(dǎo)體器件，具有輸入電阻高、噪聲小、功耗低、沒有二次擊穿現(xiàn)象、安全工作區(qū)域?qū)?、受溫度和輻射影響小等?yōu)點(diǎn)，特別適用于高靈敏度和低噪聲的電路，現(xiàn)已成為普通晶體管的強(qiáng)大競(jìng)爭(zhēng)者。普通晶體管(三極管)是一種電流控制元件，工作時(shí)，多數(shù)載流子和少數(shù)載流子都參與運(yùn)行，所以被稱為雙極型晶體管；而場(chǎng)效應(yīng)管(FET)是一種電壓控制器件(改變其柵源電壓就可以改變其漏極電流)，工作時(shí)，只有一種載流子參與導(dǎo)電，因此它是單極型晶體管。場(chǎng)效應(yīng)管和三極管一樣都能實(shí)現(xiàn)信號(hào)的控制和放大，但由于他們構(gòu)造和工作原理截然不同，所以二者的差異很大。在某些特殊應(yīng)用方面，場(chǎng)效應(yīng)管優(yōu)于三極管，是三極管無法替代的，三極管與場(chǎng)效應(yīng)管區(qū)別見下表。三股言2場(chǎng)效應(yīng)至的國(guó)別■三頓辭導(dǎo)電機(jī)臥J眨用拿于.殳用少冇貝用券予^電國(guó)洌Phjf\N-Ph-p溝試M溝窗裁滴ap二如泅或更丈匸Gm二輸入電酢佶TO%*11/^10u血枉宇室射舞射下.仍然m憐＜］胡好J筒笙.成啊丘*偉于焼咸舲應(yīng)用厚欝C：飯耳E斯TS不可搐棒憤升夸的習(xí)號(hào)氏占碾可倒?jié)褂么鎴?chǎng)效應(yīng)管是電壓控制元件，而三極管是電流控制元件。在只允許從信號(hào)源取較少電流的情況下，應(yīng)選用場(chǎng)效應(yīng)管。而在信號(hào)源電壓較低，又允許從信號(hào)源取較多電流的條件下，應(yīng)用三極管。場(chǎng)效應(yīng)管靠多子導(dǎo)電，管中運(yùn)動(dòng)的只是一種極性的載流子；三極管既用多子，又利用少子。由于多子濃度不易受外因的影響，因此在環(huán)境變化較強(qiáng)烈的場(chǎng)合，采用場(chǎng)效應(yīng)管比較合適。場(chǎng)效應(yīng)管的輸入電阻高，適用于高輸入電阻的場(chǎng)合。場(chǎng)效應(yīng)管的噪聲系數(shù)小，適用于低噪聲放大器的前置級(jí)。來自：/s/blog_5939cb750100eq3s.html閱讀(2)評(píng)論(0)分享(1)評(píng)論|分享贊電源VCC、VSS、VDD、VEE、VPP、Vddf的區(qū)別一、解釋VCC：C=circuit表示電路的意思,即接入電路的電壓；VDD：D=device表示器件的意思,即器件內(nèi)部的工作電壓；VEE：發(fā)射極電源電壓,EmitterVoltage,一般用于ECL電路的負(fù)電源電壓.VSS：S=series表示公共連接的意思，通常是指電路公共接地端電壓。VPP：不同芯片對(duì)Vpp的定義稍有不同，比如電壓峰峰值，單片機(jī)中Vpp多數(shù)定義為編程電壓Vddf：Vddf為Flash(閃存)供電的外部電壓二、說明1、對(duì)于數(shù)字電路來說，VCC是電路的供電電壓,VDD是芯片的工作電壓(通常Vcc>Vdd),VSS是接地點(diǎn)。2、有些IC既有VDD引腳又有VCC引腳，說明這種器件自身帶有電壓轉(zhuǎn)換功能。3、在場(chǎng)效應(yīng)管(或COMS器件)中，VDD為漏極，VSS為源極，VDD和VSS指的是元件引腳，而不表示供電電壓。4、一般來說VCC我擬電源,VDD=數(shù)字電源,VSS=數(shù)字地,VEE=負(fù)電源另外一種解釋：Vcc和V?e出現(xiàn)在雙極型晶體管電路中，和集電極(collector)發(fā)射極(emitter)有關(guān)，所以一正一負(fù)。Vdd,Vss在MOS電路中出現(xiàn)，和漏級(jí)(Drain),源極(Source)有關(guān)，也是一正一負(fù)。Vcc和Vdd是器件的電源端。Vcc是雙極器件的正，Vdd多半是單級(jí)器件的正。下標(biāo)可以理解為NPN晶體管的集電極C，和PMOSorNMOS場(chǎng)效應(yīng)管的漏極D。同樣你可在電路圖中看見V?e和Vss，含義一樣。因?yàn)橹髁餍酒Y(jié)構(gòu)是硅NPN所以Vcc通常是正。如果用PNP結(jié)構(gòu)Vcc就為負(fù)了。薦義選用芯片時(shí)一定要看清電氣參數(shù)。Vcc來源于集電極電源電壓,CollectorVoltage,一般用于雙極型晶體管,PNP管時(shí)為負(fù)電源電壓,有時(shí)也標(biāo)成-Vcc,NPN管時(shí)為正電壓.Vdd來源于漏極電源電壓,DrainVoltage,用于MOS晶體管電路,一般指正電源.因?yàn)楹苌賳为?dú)用PMOS晶體管,所以在CMOS電路中Vdd經(jīng)常接在PMOS管的源極上.

Vss源極電源電壓,在CMOS電路中指負(fù)電源,在單電源時(shí)指零伏或接地.Vee發(fā)射極電源電壓,EmitterVoltage,一般用于ECL電路的負(fù)電源電壓.Vbb基極電源電壓,用于雙極晶體管的共基電路.什么是0C門？什么是0D門？什么是集電極開路（OC）?我們先來說說集電極開路輸出的結(jié)構(gòu)。集電極開路輸出的結(jié)構(gòu)如圖1所示，右邊的那個(gè)三極管集電極什么都不接，所以叫做集電極開路（左邊的三極管為反相之用，使輸入為"0"時(shí)，輸出也為"0"）。對(duì)于圖1，當(dāng)左端的輸入為“0”時(shí)，前面的三極管截止（即集電極C跟發(fā)射極E之間相當(dāng)于斷開），所以5V電源通過1K電阻加到右邊的三極管上，右邊的三極管導(dǎo)通（即相當(dāng)于一個(gè)開關(guān)閉合）；當(dāng)左端的輸入為“1”時(shí)，前面的三極管導(dǎo)通，而后面的三極管截止（相當(dāng)于開關(guān)斷開）。由軟曲桂制耳JI時(shí)巨魁不謚攔氐戲乎B7-亠費(fèi)番由軟曲桂制耳JI時(shí)巨魁不謚攔氐戲乎B7-亠費(fèi)番muLLh出我們將圖1簡(jiǎn)化成圖2的樣子。圖2中的開關(guān)受軟件控制，“1”時(shí)斷開，“0”時(shí)閉合。很明顯可以看出，當(dāng)開關(guān)閉合時(shí)，輸出直接接地，所以輸出電平為0。而當(dāng)開關(guān)斷開時(shí)，則輸出端懸空了，即高阻態(tài)。這時(shí)電平狀態(tài)未知，如果后面一個(gè)電阻負(fù)載（即使很輕的負(fù)載）到地，那么輸出端的電平就被這個(gè)負(fù)載拉到低電平了，所以這個(gè)電路是不能輸出高電平的。再看圖三。圖三中那個(gè)1K的電阻即是上拉電阻。如果開關(guān)閉合，則有電流從1K電阻及開關(guān)上流過，但由于開關(guān)閉和時(shí)電阻為0（方便我們的討論，實(shí)際情況中開關(guān)電阻不為0，另外對(duì)于三極管還存在飽和壓降），所以在開關(guān)上的電壓為0，即輸出電平為0。如果開關(guān)斷開，則由于開關(guān)電阻為無窮大（同上，不考慮實(shí)際中的漏電流），所以流過的電流為0，因此在1K電阻上的壓降也為0,所以輸出端的電壓就是5V了，這樣就能輸出高電平了。但是這個(gè)輸出的內(nèi)阻是比較大的（即1KQ）,如果接一個(gè)電阻為R的負(fù)載，通過分壓計(jì)算，就可以算得最后的輸出電壓為5*R/（R+1000）伏，即5/（l+1000/R）伏。所以，如果要達(dá)到一定的電壓的話，R就不能太小。如果R真的太小，而導(dǎo)致輸出電壓不夠的話，那我們只有通過減小那個(gè)1K的上拉電阻來增加驅(qū)動(dòng)能力。但是，上拉電阻又不能取得太小，因?yàn)楫?dāng)開關(guān)閉合時(shí)，將產(chǎn)生電流，由于開關(guān)能流過的電流是有限的，因此限制了上拉電阻的取值，另外還需要考慮到，當(dāng)輸出低電平時(shí)，負(fù)載可能還會(huì)給提供一部分電流從開關(guān)流過，因此要綜合這些電流考慮來選擇合適的上拉電阻。如果我們將一個(gè)讀數(shù)據(jù)用的輸入端接在輸出端，這樣就是一個(gè)IO口了（51的IO口就是這樣的結(jié)構(gòu)，其中P0口內(nèi)部不帶上拉，而其它三個(gè)口帶內(nèi)部上拉），當(dāng)我們要使用輸入功能時(shí)，只要將輸出口設(shè)置為1即可，這樣就相當(dāng)于那個(gè)開關(guān)斷開，而對(duì)于P0口來說，就是高阻態(tài)了。什么是漏極開路（OD）？對(duì)于漏極開路（OD）輸出，跟集電極開路輸出是十分類似的。將上面的三極管換成場(chǎng)效應(yīng)管即可。這樣集電極就變成了漏極，OC就變成了OD,原理分析是一樣的。另一種輸出結(jié)構(gòu)是推挽輸出。推挽輸出的結(jié)構(gòu)就是把上面的上拉電阻也換成一個(gè)開關(guān)，當(dāng)要輸出高電平時(shí)，上面的開關(guān)通，下面的開關(guān)斷；而要輸出低電平時(shí)，則剛好相反。比起OC或者OD來說，這樣的推挽結(jié)構(gòu)高、低電平驅(qū)動(dòng)能力