先進(jìn)工藝中晶圓針測的應(yīng)用

先進(jìn)工藝中晶圓針測的應(yīng)用

1工藝參數(shù)變異性對過程控制策略的影響隨著工業(yè)和信息化設(shè)備對高效能標(biāo)準(zhǔn)的需求的增加，促進(jìn)了我國主導(dǎo)半夏技術(shù)的摩爾定法可持續(xù)發(fā)展（65nm、40nm和28nm……）。器件尺寸持續(xù)微縮和性能的提升導(dǎo)致半導(dǎo)體制造工藝變異性(variation)管控和制造穩(wěn)定性難度成倍增加,因此先進(jìn)半導(dǎo)體產(chǎn)品的量產(chǎn)工藝窗口持續(xù)縮小正成為越來越大的挑戰(zhàn),如圖1所示。半導(dǎo)體制造中的工藝參數(shù)變異性是固有特性,光刻關(guān)鍵尺寸、薄膜厚度、器件摻雜濃度等工藝變異性大小,引起同一類器件參數(shù)分布變寬,如圖2所示。65nm下的晶體管飽和電流比130nm工藝的同一溝道寬度尺寸下的飽和電流離散度明顯增加。這種工藝和器件的變異性會(huì)導(dǎo)致電路特性惡化甚至工作異常,對最終產(chǎn)品參數(shù)特性和良率產(chǎn)生直接影響針對半導(dǎo)體制造工藝的固有變異性,半導(dǎo)體工業(yè)界在先進(jìn)工藝節(jié)點(diǎn)普遍采用了APC(AdvancedProcessControl)系統(tǒng)增加對工藝參數(shù)的控制。R2R控制技術(shù)是半導(dǎo)體制造中廣泛運(yùn)用的一種過程控制方法R2R(Run-to-Run)控制策略是針對間歇過程的基于模型的過程控制算法。在每個(gè)批次進(jìn)行工藝過程前,根據(jù)歷史工藝過程信息和當(dāng)前晶圓信息,更能控制模型,動(dòng)態(tài)調(diào)整晶圓加工的最佳配方,減少批次間的變異。半導(dǎo)體制造的APC控制系統(tǒng)一般以R2R策略為主,結(jié)合傳統(tǒng)SPC管控和FDC技術(shù),R2R控制算法有指數(shù)加權(quán)平均移動(dòng)方法(exponentiallyweightedmovingaverage,EWMA)2輔助電路參數(shù)調(diào)整設(shè)計(jì)高性能可編程SoC芯片(MCU、DSP、FPGA等)的應(yīng)用場景越來越廣泛,用于制造可編程SoC芯片的嵌入式閃存工藝也成為半導(dǎo)體制造的特色工藝之一對于嵌入式閃存SoC產(chǎn)品,除了半導(dǎo)體制造工藝中普遍采用APC系統(tǒng)減少工藝和器件變異性外,通常在閃存操作需要的模擬電路也會(huì)增加了良率提升設(shè)計(jì)(DFY/DFT),預(yù)留閃存操作輔助電路參數(shù)的調(diào)整區(qū)間,可以適度應(yīng)對半導(dǎo)體制造變異帶來的電路性能差異以一個(gè)55nm工藝上驗(yàn)證過的某嵌入式閃存產(chǎn)品為例,電路設(shè)計(jì)中可以預(yù)留出32個(gè)調(diào)整檔位,按照每個(gè)檔位0.07V進(jìn)行調(diào)整,這個(gè)DFY設(shè)計(jì)可以補(bǔ)償目標(biāo)范圍內(nèi)±1.1V的電路特性制造性變異。傳統(tǒng)晶圓級測試中,都是針對每片晶圓、每個(gè)芯片單獨(dú)進(jìn)行電路參數(shù)調(diào)整,從檔位邊界開始全范圍遍歷,尋找符合目標(biāo)的最佳檔位,每個(gè)晶圓測試都是完全獨(dú)立進(jìn)行,無法利用晶圓歷史基準(zhǔn)數(shù)據(jù),從而導(dǎo)致參數(shù)調(diào)整測試時(shí)間長,效率低下。針對晶圓制造中存在批次間(lottolot),晶圓間(wafertowafer)以及芯片內(nèi)部(Dietodie)的制造性變異,本文提出了晶圓針測的ATC理念和基本算法實(shí)現(xiàn),基于已測試晶圓和芯片的歷史產(chǎn)品特性數(shù)據(jù)進(jìn)行分析,結(jié)合待測電路調(diào)整行為建模和預(yù)測,動(dòng)態(tài)調(diào)整掃描邊界和算法,減少了參數(shù)調(diào)整測試時(shí)間,提升了晶圓針測效率。3參數(shù)調(diào)整atc算法晶圓級測試ATC流程圖和組成元素可以簡單表示為圖4所示。ATC控制結(jié)構(gòu)元素有下面幾組。(1)電路參數(shù)調(diào)整目標(biāo)和行為模型。一般模擬電路參數(shù)如高壓、參考電壓和電流的DFY/DFT設(shè)計(jì),這些電路參數(shù)P的變化是調(diào)整檔位x的函數(shù)f(2)電路參數(shù)調(diào)整基準(zhǔn)模型和控制算法。本例中暫時(shí)不考慮批次間變異,將晶圓間和芯片內(nèi)變異分成兩個(gè)反饋控制環(huán),形成晶圓級針測的ATC參數(shù)調(diào)整自適應(yīng)測試。電路參數(shù)調(diào)整模型和調(diào)整的檔位可以用公式(1)和公式(2)表示。式中i為當(dāng)前調(diào)整測試晶圓,j為當(dāng)前調(diào)整芯片,X傳統(tǒng)參數(shù)調(diào)整的方法是全范圍參數(shù)掃描,及每個(gè)芯片的Xjmax為每片晶圓上芯片總數(shù),當(dāng)前待測芯片參數(shù)調(diào)整起點(diǎn)為Xr(i,j)是上一片晶圓調(diào)整完成時(shí)的掃描起點(diǎn)Xr(i-1,max)和當(dāng)前i晶圓已調(diào)整的芯片j-1實(shí)際調(diào)整檔位Xi,j-1等歷史特性參數(shù)經(jīng)過ATC反饋計(jì)算的動(dòng)態(tài)值。公式(4)中A為工藝變異性對批到批與芯片到芯片電路參數(shù)的影響的權(quán)重。(3)參數(shù)ATC掃描起點(diǎn)Xr更新。初始化遍歷參數(shù)和參數(shù)掃描邊界;(4)參數(shù)遍歷算法控制器。基于參數(shù)調(diào)整的行為是否是線性、非線性,單調(diào)非單調(diào),選擇最優(yōu)算法:一般針對單調(diào)的電路行為選擇線性法遍歷或者二分法查找,其算法復(fù)雜度為參數(shù)最大調(diào)整檔位Xmax的函數(shù)log2(Xmax)。針對非單調(diào)電路行為,一般使用順序查找調(diào)整空間是否存在目標(biāo)匹配。(5)在參數(shù)調(diào)整遍歷過程中,通過自動(dòng)測試機(jī)對電路參數(shù)檔位k進(jìn)行設(shè)定,并且實(shí)時(shí)量測,參數(shù)調(diào)整空間遍歷算法如圖5所示。若遍歷完成沒有發(fā)現(xiàn)符合調(diào)整目標(biāo)的檔位,則判斷參數(shù)調(diào)整失敗,分Bin并停止測試;若發(fā)現(xiàn)符合目標(biāo)的檔位,調(diào)整成功。(6)原位記錄和反饋當(dāng)前測試芯片的參數(shù)調(diào)整檔位X(7)離線針對晶圓最優(yōu)調(diào)整檔位和參數(shù)值進(jìn)行SPC管控和分析,定期校正ATC參數(shù)調(diào)整模型中的權(quán)重因子A。這也可以作為半導(dǎo)體生產(chǎn)線基準(zhǔn)線漂移的一個(gè)指標(biāo)之一。4晶圓級參數(shù)atc測試為了簡單闡述ATC參數(shù)測試的理念,本文以一個(gè)即將進(jìn)入量產(chǎn)的55nm嵌入式閃存芯片的生產(chǎn)測試為例:此晶圓有72個(gè)驗(yàn)證芯片晶圓,需要在晶圓級測試中調(diào)節(jié)閃存擦寫高壓到4.5V,此電荷泵的輸出高壓調(diào)節(jié)函數(shù)Vout=f(x)調(diào)節(jié)范圍有32個(gè)檔位,所以x有0,1,2,3…31個(gè)有效離散值。傳統(tǒng)的參數(shù)掃描調(diào)整算法:每片晶圓總調(diào)整步數(shù)表示為Stotal,掃描起點(diǎn)x從最小值固定值Xmin開始,每片晶圓總調(diào)整步數(shù)表示為公式(5)?；贏TC理念的參數(shù)調(diào)整算法總掃描步數(shù)可表示為公式(6)。根據(jù)圖4和圖5提出的晶圓級電性參數(shù)ATC反饋和調(diào)整算法,開發(fā)測試程式在某55nm先進(jìn)嵌入式閃存產(chǎn)品的擦寫高壓參數(shù)調(diào)整測試進(jìn)行了試驗(yàn)。一片晶圓按照傳統(tǒng)非ATC調(diào)整測試后的最終檔位分布如圖6以及圖7所示。按照參數(shù)調(diào)整目標(biāo),最終此高壓參數(shù)正確調(diào)整后檔位集中在中位值20,最大的檔位為25,最小的檔位為18,如表1所示。按照公式(5)和公式(6),在實(shí)驗(yàn)晶圓上傳統(tǒng)參數(shù)調(diào)整方法和測試開銷為1487步,而基于ATC算法調(diào)整的測試開銷為249步,同比節(jié)省1238步,節(jié)省比率達(dá)83%,如表2所示。在同等晶圓針測條件下,參數(shù)調(diào)整步數(shù)的減少可直接等效于單位測試時(shí)間的減少。因此ATC理念的參數(shù)調(diào)整測試的效能較傳統(tǒng)測試方法將顯著提升。在大規(guī)模量產(chǎn)測試的情況下,產(chǎn)品模擬參數(shù)的調(diào)整測試有多個(gè)項(xiàng)目,在保證晶圓測試參數(shù)調(diào)整精度和覆蓋率前提下,晶圓測試的時(shí)間的減少和測試成本的降低將是非?？捎^的。5混合信號soc/cp針測程式的開發(fā)與驗(yàn)證本文提出了一種晶圓級ATC測試?yán)砟畈?yīng)用到先進(jìn)混合信號芯片的大規(guī)模生產(chǎn)針測,同時(shí)提出了基本的ATC基本組成元素和實(shí)現(xiàn)算法。此算法在業(yè)界主流的