第4章-數(shù)字電路系統(tǒng)設(shè)計課件

第4章數(shù)字電路系統(tǒng)設(shè)計第4章數(shù)字電路系統(tǒng)設(shè)計1第4章數(shù)字電路系統(tǒng)設(shè)計4.1數(shù)字電路系統(tǒng)設(shè)計概述4.2常用中規(guī)模數(shù)字邏輯電路的應(yīng)用4.3鎖相環(huán)及頻率合成器的應(yīng)用4.4常用大規(guī)模數(shù)字芯片第4章數(shù)字電路系統(tǒng)設(shè)計4.1數(shù)字電路系統(tǒng)設(shè)計概述24.1數(shù)字電路系統(tǒng)設(shè)計概述本節(jié)主要介紹數(shù)字電路系統(tǒng)設(shè)計的兩個基本問題：數(shù)字電路系統(tǒng)的設(shè)計方法數(shù)字電路系統(tǒng)的設(shè)計步驟。4.1數(shù)字電路系統(tǒng)設(shè)計概述本節(jié)主要介紹數(shù)字電路系統(tǒng)設(shè)計34.1.1數(shù)字電路系統(tǒng)的結(jié)構(gòu)如圖4.1.1所示，數(shù)字電路系統(tǒng)主要由的信息處理電路和控制電路兩部分組成。圖中，輸入信號可以是模擬量，如電壓信號、電流信號等，也可以是數(shù)字量，如開關(guān)量等；輸出信號可以是模擬量，如電壓信號、電流信號等，也可以是數(shù)字量，如顯示數(shù)據(jù)等；信息處理電路如信號變換電路，如模數(shù)變換電路、數(shù)模變換電路、運算電路、驅(qū)動電路等；狀態(tài)信號是信息處理電路工作情況的反映，如忙狀態(tài)指示等；控制信號由控制電路根據(jù)外部信號的要求或狀態(tài)信號的情況向信息處理電路發(fā)出的控制命令，如量程自動轉(zhuǎn)換命令等；外部控制信號如人機界面中的控制命令的輸入等。4.1.1數(shù)字電路系統(tǒng)的結(jié)構(gòu)如圖4.1.1所示，數(shù)字電路4數(shù)字電路系統(tǒng)的結(jié)構(gòu)總的來說，數(shù)字電路系統(tǒng)通常是指能完成比較復雜功能的若干數(shù)字電路的集合。它的規(guī)模差異很大，大的數(shù)字電路系統(tǒng)可以是以每秒幾十萬億次的超級計算機，小的數(shù)字電路系統(tǒng)可以是只能完成一個簡單功能的流水燈。歸納起來，一般情況下，它們都可由圖4.1.1中的信息處理電路和控制電路兩部分構(gòu)成。其中信息處理電路主要完成對輸入信息的采集、調(diào)理、傳輸和處理等工作，從而輸出其它電路所需的輸出信息；控制電路主要完成協(xié)調(diào)和管理各信息處理單元電路的工作，根據(jù)不同的狀態(tài)信號和外部控制信號發(fā)出相應(yīng)的控制信號使各部分電路協(xié)調(diào)一致地完成系統(tǒng)規(guī)定的任務(wù)。數(shù)字電路系統(tǒng)的結(jié)構(gòu)總的來說，數(shù)字電路系統(tǒng)通常是指能完成比較復54.1.2數(shù)字電路系統(tǒng)的設(shè)計步驟一般來說，數(shù)字電路系統(tǒng)無論其規(guī)模的大小，其設(shè)計步驟大體上是一致的。主要步驟如下：1．分析設(shè)計要求，明確系統(tǒng)功能和性能指標；2．確定系統(tǒng)總體方案；3．設(shè)計各子系統(tǒng)或單元電路；4．組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化；5.系統(tǒng)功能和性能測試；6．撰寫設(shè)計文件。4.1.2數(shù)字電路系統(tǒng)的設(shè)計步驟一般來說，數(shù)字電路系統(tǒng)6數(shù)字電路系統(tǒng)的設(shè)計步驟1．分析設(shè)計要求，明確系統(tǒng)功能和性能指標數(shù)字電路系統(tǒng)設(shè)計工作的第一步是仔細分析設(shè)計要求，明確系統(tǒng)的設(shè)計任務(wù)：系統(tǒng)的功能要求和技術(shù)性能指標要求等。簡言之，必須明確做什么，做到什么程度，明確設(shè)計關(guān)鍵，同時注意分析每一個細節(jié)，盡量考慮得周到、完善。數(shù)字電路系統(tǒng)的設(shè)計步驟1．分析設(shè)計要求，明確系統(tǒng)功能和性能指7數(shù)字電路系統(tǒng)的設(shè)計步驟2．確定系統(tǒng)總體方案明確設(shè)計要求后，應(yīng)考慮如何實現(xiàn)，即采用哪種電路來完成系統(tǒng)的設(shè)計任務(wù)。該階段的主要任務(wù)有方案論證，系統(tǒng)原理方框圖設(shè)計等。綜合比較各種方案的可行性、性價比或設(shè)計任務(wù)的具體要求等，選擇合適的方案，設(shè)計相應(yīng)的系統(tǒng)原理方框圖。一般要求明確各方框圖的輸入輸出信號性能指標或要求，以明確各部分的性能指標劃分。在這個過程中，系統(tǒng)的方案選擇與系統(tǒng)原理方框圖的設(shè)計往往難分先后，經(jīng)常交叉進行。數(shù)字電路系統(tǒng)的設(shè)計步驟2．確定系統(tǒng)總體方案8數(shù)字電路系統(tǒng)的設(shè)計步驟3．設(shè)計各子系統(tǒng)或單元電路根據(jù)系統(tǒng)原理方框圖的功能和技術(shù)性能指標要求，選取或設(shè)計符合設(shè)計要求的子系統(tǒng)或單元電路，并完成相應(yīng)的功能調(diào)試和性能測試。子系統(tǒng)或單元電路盡量選用高性能、控制簡單、集成度高的、應(yīng)用廣泛的新產(chǎn)品。這一步需要設(shè)計人員會查數(shù)據(jù)手冊，明確什么是關(guān)鍵指標，如何去選擇代用品等。數(shù)字電路系統(tǒng)的設(shè)計步驟3．設(shè)計各子系統(tǒng)或單元電路9數(shù)字電路系統(tǒng)的設(shè)計步驟4．組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化組成系統(tǒng)時，還需要考慮布局是否合理，如能否滿足電磁兼容等；調(diào)測是否方便，如有無必要留出測試點等。數(shù)字電路系統(tǒng)的設(shè)計步驟4．組成系統(tǒng)，系統(tǒng)聯(lián)調(diào)和優(yōu)化10數(shù)字電路系統(tǒng)的設(shè)計步驟系統(tǒng)聯(lián)調(diào)時，可能會遇到很多問題，此時可以按下列次序進行錯誤定位：（1）原理圖是否正確；（2）接線是否符合圖紙要求，接線有否折斷；（3）是否有短路現(xiàn)象；（4）是否有開路現(xiàn)象；（5）接插點、焊點是否牢靠；（6）芯片及元件有否損壞，方向、極性是否正確；（7）有否超出元件的負載能力；（8）問題是否來自干擾。在調(diào)試過程中，對問題的解決過程中，可根據(jù)現(xiàn)實的情況對系統(tǒng)進行優(yōu)化。數(shù)字電路系統(tǒng)的設(shè)計步驟系統(tǒng)聯(lián)調(diào)時，可能會遇到很多問題，此時可11數(shù)字電路系統(tǒng)的設(shè)計步驟5．系統(tǒng)功能和性能測試主要包括三部分的工作：（1）系統(tǒng)故障診斷與排除；（2）系統(tǒng)功能測試；（3）系統(tǒng)性能指標測試。若系統(tǒng)功能或性能指標達不到任務(wù)要求，則必須修改電路設(shè)計。數(shù)字電路系統(tǒng)的設(shè)計步驟5．系統(tǒng)功能和性能測試12數(shù)字電路系統(tǒng)的設(shè)計步驟6．撰寫設(shè)計文件應(yīng)整理撰寫的設(shè)計文件的內(nèi)容主要有：總體方案的構(gòu)思與選定（畫出系統(tǒng)框圖）、單元電路的設(shè)計（包括元器件選定和參數(shù)計算）、繪制總原理電路圖（系統(tǒng)詳盡的軟硬件資料）、元器件清單、功能和性能測試結(jié)果、組裝調(diào)試的注意事項、使用說明、總結(jié)設(shè)計方案的優(yōu)缺點以及收獲體會等。數(shù)字電路系統(tǒng)的設(shè)計步驟6．撰寫設(shè)計文件134.1.3數(shù)字電路系統(tǒng)的設(shè)計方法

數(shù)字電路系統(tǒng)的設(shè)計方法有試湊法和自上而下法。1.數(shù)字系統(tǒng)設(shè)計的試湊法這種方法的基本思想是：把系統(tǒng)的總體方案分成若干個相對獨立的功能部件，然后用組合邏輯電路和時序邏輯電路的設(shè)計方法分別設(shè)計并構(gòu)成這些功能部件，或者直接選擇合適的SSI、MSI、LSI器件實現(xiàn)上述功能，最后把這些已經(jīng)確定的部件按要求拼接組合起來，便構(gòu)成完整的數(shù)字系統(tǒng)。試湊法的優(yōu)點是：可利用前人的設(shè)計成果；在系統(tǒng)的組裝和調(diào)試過程中十分有效。4.1.3數(shù)字電路系統(tǒng)的設(shè)計方法數(shù)字電路系統(tǒng)的設(shè)計方法14數(shù)字電路系統(tǒng)的設(shè)計方法試湊法具體步驟：（1）分析系統(tǒng)的設(shè)計要求，確定系統(tǒng)的總體方案。（2）劃分邏輯單元，確定初始結(jié)構(gòu)，建立總體邏輯圖。（3）選擇功能部件去構(gòu)成。（4）將功能部件組成數(shù)字系統(tǒng)。數(shù)字電路系統(tǒng)的設(shè)計方法試湊法具體步驟：15數(shù)字電路系統(tǒng)的設(shè)計方法2.數(shù)字系統(tǒng)自上而下的設(shè)計方法自上而下（或自頂向下）的設(shè)計方法適合于規(guī)模較大的數(shù)字系統(tǒng)。這里的上（或頂）是指系統(tǒng)的功能，底是指最基本的元、器件，甚至是版圖。這種方法的基本思想是：把規(guī)模較大的數(shù)字系統(tǒng)從邏輯上劃分為控制器和受控制器電路兩大部分，采用邏輯流程圖或ASM圖或MDS圖來描述控制器的控制過程，并根據(jù)控制器及受控制電路的邏輯功能，選擇適當?shù)腟SI、MSI功能器件來實現(xiàn)。而控制器或受控制器本身又分別可以看成一個子系統(tǒng)，邏輯劃分的工作還可以在控制器或受控制器內(nèi)部多重進行。按照這種設(shè)計思想，一個大的數(shù)字系統(tǒng)，首先被分割成屬于不同層次的許多子系統(tǒng)，再用具體的硬件實現(xiàn)這些子系統(tǒng)，最后把它們連接起來，得到所要求的完整的數(shù)字系統(tǒng)。

數(shù)字電路系統(tǒng)的設(shè)計方法2.數(shù)字系統(tǒng)自上而下的設(shè)計方法16數(shù)字電路系統(tǒng)的設(shè)計方法自上而下設(shè)計方法的步驟如下：(1)明確待設(shè)計系統(tǒng)的邏輯功能；(2)擬定數(shù)字系統(tǒng)的總體方案；(3)邏輯劃分；(4)設(shè)計受控電路及控制器。自頂向下的優(yōu)點：盡量運用概念（抽象）描述、分析設(shè)計對象，不過早地考慮具體的電路、元器件和工藝；易于抓住主要矛盾，不糾纏在具體細節(jié)上，有效控制設(shè)計的復雜性。數(shù)字電路系統(tǒng)的設(shè)計方法自上而下設(shè)計方法的步驟如下：174.2常用中規(guī)模數(shù)字邏輯電路的應(yīng)用

本節(jié)主要介紹幾種常用的中規(guī)模數(shù)字邏輯電路的應(yīng)用：模擬開關(guān)和數(shù)據(jù)選擇器數(shù)值比較器的合理選擇及應(yīng)用計數(shù)器/分頻器譯碼器

4.2常用中規(guī)模數(shù)字邏輯電路的應(yīng)用本節(jié)主要介紹幾種常用184.2.1模擬開關(guān)和數(shù)據(jù)選擇器

根據(jù)模擬開關(guān)在電子設(shè)備中的作用可知，模擬開關(guān)是一種在數(shù)字信號控制下將模擬信號接通或斷開的元件或電路。模擬開關(guān)主要由開關(guān)元件和控制（驅(qū)動）電路兩部分組成(如圖4.2.1所示)。

4.2.1模擬開關(guān)和數(shù)據(jù)選擇器根據(jù)模擬開關(guān)在電子設(shè)備中191．模擬開關(guān)的分類

按模擬開關(guān)的工作原理可將其分為雙極性晶體管模擬開關(guān)、場效應(yīng)晶體管模擬開關(guān)和集成模擬開關(guān)。它們的共同優(yōu)點是開關(guān)切換速度快。雙極性晶體管模擬開關(guān)的漏電流大，開路電阻小，導通電阻大，屬于電流控制器件，功耗較大。場效應(yīng)晶體管模擬開關(guān)導通電阻小，易于和驅(qū)動電路集成。集成模擬開關(guān)是將模擬開關(guān)、地址譯碼器集成到一個芯片上，通過地址譯碼來選擇模擬開關(guān)的接通的一種雙向開關(guān)。產(chǎn)品種類豐富，性能各異，需要根據(jù)不同的應(yīng)用來選擇。按切換的對象分：電壓模擬開關(guān)和電流模擬開關(guān)。1．模擬開關(guān)的分類按模擬開關(guān)的工作原理可將其分為雙極性晶體202．模擬開關(guān)的正確選用

要在電子應(yīng)用系統(tǒng)中，首先可根據(jù)模擬開關(guān)的性能參數(shù)來正確選擇模擬開關(guān)。模擬開關(guān)的性能參數(shù)主要有靜態(tài)特性和動態(tài)特性。靜態(tài)特性主要指開關(guān)導通時輸入端與輸出端之間的電阻Ron（簡稱導通電阻）和斷開時輸入端與輸出端之間的電阻Roff（簡稱斷開電阻）。對于常用的模擬開關(guān)，導通電阻一般為幾十至1000Ω不等（如CD4066的導通電阻Ron＝180Ω，MAX4051的導通電阻Ron＝250Ω，MAX4516的導通電阻Ron＝20Ω）。對于常用的模擬開關(guān)，通常斷開電阻Roff>10MΩ（或泄漏電流<10nA）。2．模擬開關(guān)的正確選用要在電子應(yīng)用系統(tǒng)中，首先可根據(jù)模擬開21模擬開關(guān)的正確選用在一般的電子系統(tǒng)設(shè)計中，希望所選的模擬開關(guān)的導通電阻越小越好，斷開電阻越大越好。這里需要著重指出的是，雖然導通電阻被定義為靜態(tài)特性，好像是不隨其他條件改變而改變的，但有實驗證明，導通電阻Ron還隨模擬開關(guān)的電源電壓增大而減小。靜態(tài)特性參數(shù)還有導通電阻溫度漂移、開關(guān)接通電流、開關(guān)斷開時的泄漏電流、開關(guān)斷開時，開關(guān)對地電容、開關(guān)斷開時，輸出端對地電容、最大開關(guān)電壓、最大開關(guān)電流、驅(qū)動功耗、導通時的帶寬等。模擬開關(guān)的正確選用在一般的電子系統(tǒng)設(shè)計中，希望所選的模擬開關(guān)22模擬開關(guān)的正確選用動態(tài)特性主要指開關(guān)動作延遲時間，包括開關(guān)導通延遲時間Ton和開關(guān)斷開延遲時間Toff。通常開關(guān)導通延遲時間Ton大于開關(guān)斷開延遲時間Toff。對于常用的模擬開關(guān)，一般Ton<200us，Toff<100ns，這兩個參數(shù)決定了模擬開關(guān)的開關(guān)速度。其次，還要根據(jù)不同應(yīng)用場合，以及不同種類的模擬開關(guān)的優(yōu)缺點，正確選擇多路開關(guān)的種類。同時還需要注意模擬開關(guān)與相關(guān)電路的合理搭配，保證各電路單元有合適的工作狀態(tài)，才能充分發(fā)揮模擬開關(guān)的性能，甚至彌補某些性能指標的不足。模擬開關(guān)的正確選用動態(tài)特性主要指開關(guān)動作延遲時間，包括開關(guān)導233．集成模擬開關(guān)電路

1.無譯碼器的模擬開關(guān)這類模擬開關(guān)的特點是每一個開關(guān)可獨立通斷，也可同時通斷，使用方式靈活。這樣的中規(guī)模數(shù)字邏輯電路如CD4066，AD7510/AD7511，AD7512等。

3．集成模擬開關(guān)電路1.無譯碼器的模擬開關(guān)24CD4066的應(yīng)用舉例

CD4066的引腳功能如圖4.2.2所示。每個封裝內(nèi)部有4個獨立的模擬開關(guān)，每個模擬開關(guān)有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換，即可雙向傳輸數(shù)字或模擬信號。當控制端加高電平時，開關(guān)導通；當控制端加低電平時開關(guān)斷開。CD4066的應(yīng)用舉例CD4066的引腳功能如圖4.2.225CD4066的應(yīng)用舉例

導通電阻與電源電壓、溫度、輸入信號幅度等因素有關(guān)，在電源電壓為15V時，CD4066的導通電阻典型值為80Ω；CD4066的開關(guān)斷開時，呈現(xiàn)很高的阻抗，可以看成為開路。CD4066可傳輸?shù)哪M信號的上限頻率為40MHz。各開關(guān)間的串擾很小，典型值為－50dB。

CD4066的應(yīng)用舉例導通電阻與電源電壓、溫度、輸入信號幅26CD4066的應(yīng)用舉例

數(shù)控放大器增益電路如圖4.2.3所示，由CD4066和運算放大器組成的增益可數(shù)控的放大電路。由于網(wǎng)絡(luò)電阻按1-2-4-8倍數(shù)值設(shè)置，故網(wǎng)絡(luò)Rin和Rout間的等效電阻為REQ＝0.25×(N的反碼)（MΩ），式中N為數(shù)控二進制數(shù)DCBA的二進制值，如當輸入的數(shù)控二進制數(shù)DCBA＝0000B時，SW1～SW4全部斷開，網(wǎng)絡(luò)Rin和Rout間的等效電阻最大，為3.75MΩ。放大器的增益CD4066的應(yīng)用舉例數(shù)控放大器增益電路27CD4066的應(yīng)用舉例

CD4066的應(yīng)用舉例28CD4066的應(yīng)用舉例

數(shù)控電容網(wǎng)絡(luò)

如圖4.2.4所示，改變控制輸入量（HGFEDCBA的二進制值），就改變了對應(yīng)的電容量，范圍為100pF～25500pF。這個電路可用于數(shù)字調(diào)諧帶電路等。

CD4066的應(yīng)用舉例數(shù)控電容網(wǎng)絡(luò)292.有譯碼器的多路開關(guān)

AD7501（AD7503）AD7501，AD7503芯片都是單向八通道到一通道的模擬多路開關(guān)，即信號只允許從八個輸入端向一個輸出端傳送。具體選擇哪一路傳送給輸出端，這取決于“EN”和三位地址線（A2,A1,A0）的狀態(tài)。AD7503與AD7501唯一的不同之處是“EN”的邏輯不同，AD7501為高電平使能，而AD7503為低電平使能。

2.有譯碼器的多路開關(guān)AD7501（AD7503）30有譯碼器的多路開關(guān)AD7502

AD7502是CMOS雙4通道的模擬多路開關(guān)。哪一路開關(guān)接通取決于“EN”和地址A1、A0的值。

有譯碼器的多路開關(guān)AD750231有譯碼器的多路開關(guān)CD4501

CD4501為8通道單刀結(jié)構(gòu)形式，它允許雙向使用，即可用于多個到單個的切換輸出，也可用于單個到多個的輸出切換。CD4051引腳功能如圖4.2.8。CD4051相當于一個單刀8擲開關(guān)，開關(guān)接通哪一通道，由輸入的3位地址碼ABC來決定。有譯碼器的多路開關(guān)CD450132有譯碼器的多路開關(guān)此外，CD4051還設(shè)有另外一個電源端VEE，以作為電平位移時使用，從而使得通常在單組電源供電條件下工作的CMOS電路所提供的數(shù)字信號能直接控制這種多路開關(guān)，并使這種多路開關(guān)可傳輸峰——峰值達15V的交流信號。例如，若模擬開關(guān)的供電電源VDD=＋5V，VSS=0V，當VEE=－5V時，只要對此模擬開關(guān)施加0～5V的數(shù)字控制信號，就可控制幅度范圍為－5V～＋5V的模擬信號。有譯碼器的多路開關(guān)此外，CD4051還設(shè)有另外一個電源端VE33有譯碼器的多路開關(guān)CD4052

CD4052相當于一個雙刀四擲開關(guān)，具體接通哪一通道，由輸入地址碼AB來決定。

有譯碼器的多路開關(guān)CD405234有譯碼器的多路開關(guān)CD4053內(nèi)部含有3組單刀雙擲開關(guān)，3組開關(guān)具體接通哪一通道，由輸入地址碼ABC來決定。

有譯碼器的多路開關(guān)CD405335有譯碼器的多路開關(guān)CD4067相當于一個單刀十六擲開關(guān)，具體接通哪一通道，由輸入地址碼ABCD來決定。另外，常用的數(shù)據(jù)選擇器還有74150,74151,74153,74157,74253,74353,74351等。有譯碼器的多路開關(guān)CD4067364．模擬開關(guān)的應(yīng)用舉例用多路模擬開關(guān)CD4051設(shè)計一程控放大電路。

4．模擬開關(guān)的應(yīng)用舉例用多路模擬開關(guān)CD4051設(shè)計一程控放37模擬開關(guān)的應(yīng)用舉例用多路模擬開關(guān)CD4051設(shè)計一信號多路轉(zhuǎn)換器。使用CD4051應(yīng)注意的3個要點：使用單電源時，CD4051的VEE可以和GND相連。建議A，B，C三路片選端要加上拉電阻。CD4051的公共輸出端不要加濾波電容（并聯(lián)到地），否則不同通道轉(zhuǎn)換后的電壓經(jīng)電容沖放電后會引起極大的誤差。模擬開關(guān)的應(yīng)用舉例用多路模擬開關(guān)CD4051設(shè)計一信號多路轉(zhuǎn)38選擇和使用多路開關(guān)目前市場上的模擬開關(guān)以ADI、TI、Fairchild、MOTOROLA、MAXIM等公司的產(chǎn)品多見，種類繁多，性能、價格差異較大。選擇和使用多路開關(guān)時，考慮的重點應(yīng)該是是否滿足系統(tǒng)對信號傳輸精度和傳輸速度的要求，同時還必須注意以下兩點：1.全面了解多路開關(guān)的特性，否則可能出現(xiàn)難以預料的問題。例如：CMOS多路開關(guān)在電源切斷時是斷開的，而結(jié)型FET多路開關(guān)在電源切斷時是接通的。若未注意到這一點，就可能因電源的通斷而損壞有關(guān)芯片。選擇和使用多路開關(guān)目前市場上的模擬開關(guān)以ADI、TI、Fai39選擇和使用多路開關(guān)2.多路開關(guān)只有與相關(guān)電路合理搭配，協(xié)調(diào)工作，才能充分發(fā)揮其性能，甚至彌補某些性能的欠缺。否則，片面追求多路開關(guān)的高性能，忽略與相關(guān)電路的搭配與協(xié)調(diào)，不但會造成成本與性能指標的浪費，而且往往收不到預期的效果。此外，受芯片種類或應(yīng)用場合的限制，在實踐中往往有多余的通道。由于多路開關(guān)的內(nèi)部電路相互聯(lián)系，所以多余的通道可能產(chǎn)生干擾信號，必要時應(yīng)作適當處理。例如所有多余通道的輸入端都必須接地，否則將產(chǎn)生干擾信號。選擇和使用多路開關(guān)2.多路開關(guān)只有與相關(guān)電路合理搭配，協(xié)調(diào)404.2.2數(shù)值比較器

在數(shù)字系統(tǒng)中，經(jīng)常需要對兩組二進制數(shù)A和B（可以是一位，也可是多位）進行大小比較。比較的結(jié)果有A>B、A<B、A=B三種結(jié)果，分別用FA>B、FA<B、FA=B來表示。完成這樣功能的各種邏輯電路統(tǒng)稱數(shù)值比較器。74LS85,4585，74LS686,74LS687,74LS688,74LS689等就是完成這種數(shù)值比較功能的中小規(guī)模集成電路。

4.2.2數(shù)值比較器在數(shù)字系統(tǒng)中，經(jīng)常需要對兩組二進制411.數(shù)值比較器的擴展

在數(shù)字系統(tǒng)中，可能參與比較的數(shù)值位數(shù)較多，多于數(shù)值比較器的輸入位數(shù)，這時需要進行擴展。數(shù)值比較器的擴展分為串行擴展和并行擴展。串行擴展如圖4.2.14。最低4位的級聯(lián)輸入端A＇>B＇、A＇<B＇和A＇=B＇必須預先分別預置為0、0、1。1.數(shù)值比較器的擴展在數(shù)字系統(tǒng)中，可能參與比較的數(shù)值位數(shù)較42數(shù)值比較器的并行擴展數(shù)值比較器的并行擴展如圖4.2.15。

數(shù)值比較器的并行擴展數(shù)值比較器的并行擴展如圖4.2.15。432.數(shù)值比較器的應(yīng)用

例1占空比可數(shù)控的脈沖發(fā)生器由兩只CD4585和一只CD4518雙重BCD同步加法計數(shù)器組成的占空比可數(shù)控的脈沖發(fā)生器電路。圖中時鐘信號Fin由CD4518的EN端輸入，下降沿觸發(fā)。脈沖的占空比（輸出脈沖的寬度）以BCD碼的形式分別輸入到兩只CD4585四位比較器的Bi端。比較器的Ai端和BCD計數(shù)器的Q端相連，即Ai為計數(shù)累計值。2.數(shù)值比較器的應(yīng)用例1占空比可數(shù)控的脈沖發(fā)生器44占空比可數(shù)控的脈沖發(fā)生器的工作情況

Fin在每一個下降沿使CD4518計數(shù)值加1。設(shè)比較器Bi的輸入值為M，在計數(shù)器開始計數(shù)時，A=0，故A<B，所以比較器（A<B）輸出端為高電平。在第M個時鐘脈沖到來時，Ai=M=Bi，故比較器（A<B）輸出立即變?yōu)榈碗娖健．數(shù)?00個時鐘到來時，計數(shù)器復位，Ai=0，即A<B，故（A<B）輸出端又重新變?yōu)楦唠娖?，恢復到初始狀態(tài)。比較器（A<B）輸出脈沖的周期T為100個時鐘脈沖周期，即對Fin100分頻。輸出脈沖的持續(xù)時間tw（脈寬）為M個時鐘脈沖，故占空比

DR的設(shè)置范圍為1~99。

占空比可數(shù)控的脈沖發(fā)生器的工作情況Fin在每一個下降沿使C45例2數(shù)字峰值檢出器

數(shù)字峰值檢出電路由一只數(shù)據(jù)比較器CD4585和兩只CD4174寄存器等器件組成。電路首先輸入R脈沖，使IC2的Q端（即IC3的Ai端）置0，也使D觸發(fā)器Q=0，做好接收第一組數(shù)據(jù)的準備。第一組4位數(shù)據(jù)同時加至寄存器IC1的D端和比較器的Bi端。在時鐘脈沖CL的上升沿將數(shù)據(jù)鎖存至IC1的Q端。此時由于比較器的Ai=0,只要Bi數(shù)據(jù)不為0，則輸出端（A<B）＝1。故在同一時鐘脈沖作用下，D觸發(fā)器的輸出Q=1。繼而在時鐘脈沖的下降沿將寄存器IC1的數(shù)據(jù)轉(zhuǎn)移到寄存器IC2，這表示新輸入的數(shù)據(jù)比原存的數(shù)據(jù)大。此后再輸入新數(shù)據(jù)，只要比原寄存的數(shù)據(jù)大，則重復上述過程，刷新并保持新數(shù)據(jù)。如果新數(shù)據(jù)和原數(shù)據(jù)相等或小于原數(shù)據(jù)，則比較器（A<B）=0，D觸發(fā)器Q=0，IC2補封鎖，原數(shù)據(jù)繼續(xù)保持。因此，當所有的數(shù)據(jù)輸入完以后，寄存器IC2輸出的必然是數(shù)據(jù)的最大值。

例2數(shù)字峰值檢出器數(shù)字峰值檢出電路由一只數(shù)據(jù)比較器CD446例2數(shù)字峰值檢出器

例2數(shù)字峰值檢出器474.2.3計數(shù)器/分頻器

1.計數(shù)器/分頻器概述

計數(shù)器是用來實現(xiàn)累計輸入時鐘脈沖個數(shù)功能的時序電路。在數(shù)字電路中，計數(shù)器屬于時序電路，它主要由具有記憶功能的觸發(fā)器構(gòu)成。計數(shù)器不僅僅用來記錄時鐘脈沖的個數(shù)，在計數(shù)功能的基礎(chǔ)上，計數(shù)器還可以實現(xiàn)計時、定時、分頻、程序控制和邏輯控制等功能，應(yīng)用十分廣泛。計數(shù)器和分頻器都是由二進制記憶單元構(gòu)成。兩者都有時鐘信號輸入端，但是計數(shù)器必須具有計數(shù)結(jié)果的輸出端，為了從0開始計數(shù)，還設(shè)有復位端。分頻器可以只有進位信號輸出端，也不必設(shè)置復位端。計數(shù)器可以做為分頻器使用，而分頻器不能當計數(shù)器使用。

4.2.3計數(shù)器/分頻器1.計數(shù)器/分頻器概述48計數(shù)器輸出的幾種常用方式計數(shù)器是一種單端輸入、多端輸出的記憶器件，它能對輸入的時鐘脈沖計數(shù)，而在輸出端又以不同的方式輸出以表示不同的狀態(tài)

十進制計數(shù)/7段譯碼輸出的計數(shù)器。BCD碼輸出的計數(shù)器。

分頻器輸出的計數(shù)器。

多位二進制輸出的計數(shù)器。

計數(shù)器輸出的幾種常用方式計數(shù)器是一種單端輸入、多端輸出的記492.計數(shù)器/分頻器的應(yīng)用

(1)雙時鐘和單時鐘的相互轉(zhuǎn)換電路

由單時鐘輸入轉(zhuǎn)為雙時鐘輸出的電路

2.計數(shù)器/分頻器的應(yīng)用(1)雙時鐘和單時鐘的相互轉(zhuǎn)換電路50(1)雙時鐘和單時鐘的相互轉(zhuǎn)換電路由雙時鐘輸入轉(zhuǎn)為單時鐘輸出的電路

(1)雙時鐘和單時鐘的相互轉(zhuǎn)換電路由雙時鐘輸入轉(zhuǎn)為單時鐘輸出51（2）自動關(guān)斷電路

圖4.2.21示出了使用CD406014級行波進位二時制計數(shù)器組成的自動關(guān)斷電路，該電路用以保護干電池無謂消耗。即能自動地經(jīng)過一段預定的時間后將電源切斷，從而避免干電池供電的設(shè)備長期在不需要工作的時間里無謂的消耗電源。這個電路在去除負載后的電流消耗小于1uA，因此可以忽略不計。若關(guān)斷后要重新接上負載工作，必須關(guān)掉電源開關(guān)后再行合上。

（2）自動關(guān)斷電路圖4.2.21示出了使用CD4060152電路的工作原理當開關(guān)閉合時，電流經(jīng)晶體管T1的發(fā)射極—基極使電容C1充電，以至T1立即導通，繼而使T2導通。于是電流通過T2加至CD4060和負載。首先電路中的開機清零電路起作用，在復位端R呈現(xiàn)高電平使計數(shù)器CD4060復位，復位后只要計數(shù)器輸出端Q14呈現(xiàn)低電平狀態(tài)，晶體管T1和T2保持導通。之后，一旦開機清零的瞬態(tài)信號消失，CD4060計數(shù)器開始計數(shù)，按圖中的部件值，RC振蕩器的頻率若為30Hz，經(jīng)由14級二分頻后大約經(jīng)過9分鐘時間，Q14由“0”變“1”，于是使得晶體管T1和T2截止，從而將負載從電源線上斷開。應(yīng)該注意，圖中的電阻R1應(yīng)使晶體管T2有足夠的基極電流并使之飽和。晶體管T2還必須有足夠的輸出電流以便帶動負載，需要較大負載電流時可用達林頓連接提高其輸出能力。

電路的工作原理當開關(guān)閉合時，電流經(jīng)晶體管T1的發(fā)射極—基極使53(3)脈沖延時控制電路

用CD40247級異步二進制計數(shù)器組成的脈沖延遲控制電路。圖中兩片CD4024電路級聯(lián)成14級二進制計數(shù)器，作為延遲的計數(shù)基準。輸出端Q1～Q14可由延遲時間選擇。另外，RS觸發(fā)器Ⅰ用作脈沖輸入的允許，RS觸發(fā)器Ⅱ的作用是輸出延遲脈沖后提供單脈沖使觸發(fā)器Ⅰ復位，以便使延遲電路進入待觸發(fā)輸入狀態(tài)。

(3)脈沖延時控制電路用CD40247級異步二進制計數(shù)器54電路的工作過程

首先，用圖中按鍵將電路復位，這時CD4024計數(shù)器和D型觸發(fā)器清零，VO輸出為“0”，RS觸發(fā)器Ⅰ輸出為“1”，可控制起/停的RC振蕩器停振，電路處在待輸入狀態(tài)，各點的邏輯電平如圖中所示。當待延遲的輸入脈沖Vi從RS觸發(fā)器Ⅰ的輸入端引入后使觸發(fā)器Ⅰ狀態(tài)翻轉(zhuǎn)，可控振蕩器振蕩，振蕩脈沖輸入CD4024計數(shù)器，在計數(shù)器計到所預定的選擇狀態(tài)N時（設(shè)N=4），選擇開關(guān)動臂處的電平由“0”變“1”，4個輸入時鐘周期結(jié)束時（即N+1時鐘開始），D型觸發(fā)器輸出Q由“0”變“1”，則輸出V0為“1”，獲得延遲輸出，如圖4.2.23中的波形所示。電路的工作過程首先，用圖中按鍵將電路復位，這時CD402455電路的工作過程另外，D型觸發(fā)器Q端的輸出立即將CD4024計數(shù)器復位，并將RS觸發(fā)器Ⅱ翻轉(zhuǎn)，其輸出由“1”變“0”。之后在N+2個輸入脈沖作用下，D型觸發(fā)器的輸出Q由“1”翻回到“0”，于是延遲輸出經(jīng)一個時鐘周期后結(jié)束。同時Q端的這一變化又使RS觸發(fā)器翻回到原來的狀態(tài)，輸出由“0”到“1”，使振蕩器停振，振蕩器的輸出從“0”回到“1”，如圖4.2.23波形中Φ最后一個負向尖鋒表示了這一變化。脈沖中的這一變化，作D型觸發(fā)器的第N+2個時鐘CL，使其輸出V0由“1”回到”0“。這時，延遲控制電路又進入待輸入狀態(tài)。電路的工作過程另外，D型觸發(fā)器Q端的輸出立即將CD4024計56(4)時序控制電路CD4017與4雙向模擬開關(guān)CD4066組成的時序控制電路或開關(guān)控制電路如圖4.2.24所示。當CD4017的譯碼輸出端為高電平時，對應(yīng)的開關(guān)接通，其導通電阻約為80～250Ω；當譯碼輸出端為低電平時，開關(guān)斷開，其開路電阻達到109Ω。在時鐘脈沖CP的作用下，CD4017的譯碼輸出端Y0、Y1、Y2、Y3依次為高電平，則開關(guān)SA、SB、SC、SD依次接通與斷開，發(fā)光二極管依次發(fā)光與熄滅。CC4066的4只開關(guān)是雙向的，即輸入輸出端是可逆的。

(4)時序控制電路CD4017與4雙向模擬開關(guān)CD406657(4)時序控制電路(4)時序控制電路584.2.4譯碼器譯碼器是將具有特定含義的數(shù)字代碼進行辨別，并轉(zhuǎn)換成與之對應(yīng)的有效信號或另一種數(shù)字代碼的邏輯電路。集成譯碼器可分為時序譯碼電路和數(shù)字顯示譯碼驅(qū)動電路。常用的中規(guī)模集成時序譯碼電路有雙2線－4線譯碼器74139，3線－8線譯碼器74LS138，4線－16線譯碼器74154、CD4514和4線－10線譯碼器74LS42、CD4028等；數(shù)字顯示譯碼驅(qū)動電路如74LS48,74LS49等。下面分別介紹這些譯碼器的應(yīng)用。

4.2.4譯碼器譯碼器是將具有特定含義的數(shù)字代碼進行辨591.時序譯碼電路（1）74LS138譯碼器

例：用74LS138實現(xiàn)4－16線譯碼

1.時序譯碼電路（1）74LS138譯碼器60（1）74LS138譯碼器例：用3－8譯碼器實現(xiàn)如下邏輯表達式F(C,B,A)：F(C,B,A)＝m1+m3+m6+m7。

（1）74LS138譯碼器例：用3－8譯碼器實現(xiàn)如下邏輯表達61（2）74LS42二－十進制譯碼器

二－十進制譯碼器又稱為碼制變換譯碼器，它是將BCD碼譯碼成十個獨立輸出的電平信號。如74LS42和CD4028，當輸入為8421BCD碼時，輸出為十個獨立的低電平信號（輸出為低電平有效），對于8421BCD碼以外的偽碼，十個輸出全為高電平。74LS42和CD4028譯碼器有4個輸入端A3A2A1A0，并且按8421BCD編碼輸入數(shù)據(jù)，有10個輸出端，分別與十進制數(shù)0～9相對應(yīng)，低電平有效。對于某個8421BCD碼的輸入，相應(yīng)的輸出端為低電平，其他輸出端為高電平。如當A3A2A1A0=0000時，輸出端Y0為低電平0，對應(yīng)于十進制數(shù)0，其余輸出依此類推。當輸入的二進制數(shù)超過BCD碼時，所有輸出端都輸出高電平，呈無效狀態(tài)。（2）74LS42二－十進制譯碼器二－十進制譯碼器又稱為碼622.數(shù)字顯示譯碼驅(qū)動電路

在數(shù)字系統(tǒng)中，常常需要將電路處理結(jié)果用人們習慣的十進制數(shù)顯示出來，這就要用到顯示譯碼器。目前用于顯示電路的中規(guī)模譯碼器種類很多，其中用得較多的是七段顯示譯碼器。它的輸入是8421BCD碼，輸出是由a、b、c、d、e、f、g構(gòu)成的一種代碼，我們稱之為七段顯示碼。根據(jù)字形的需要，確定a、b、c、d、e、f、g各段應(yīng)加什么電平，就得到兩種代碼對應(yīng)的編碼表。七段顯示碼被送到七段數(shù)碼管顯示。例如，對于8421碼的0101狀態(tài)，對應(yīng)的十進制數(shù)為5，則譯碼驅(qū)動器應(yīng)使a、c、d、、f、g各段點亮。即對應(yīng)于某一組數(shù)碼，譯碼器應(yīng)有確定的幾個輸出端有信號輸出，這是分段式數(shù)碼管電路的主要特點。2.數(shù)字顯示譯碼驅(qū)動電路在數(shù)字系統(tǒng)中，常常需要將電路處理63七段數(shù)碼管七段數(shù)碼管分共陰極和共陽極兩種形式，它們的外形結(jié)構(gòu)和二極管連接方式如圖所示。從圖中可以看出，對于共陽極的數(shù)碼管，當輸入低電平時發(fā)光二極管發(fā)光；對于共陰極的數(shù)碼管，當輸入高電平時發(fā)光二極管發(fā)光。與之相應(yīng)的譯碼器的輸出也分低電平有效和高電平有效兩種。如74LS46、74LS47為低電平有效，可用于驅(qū)動共陽極的LED數(shù)碼管；74LS48、74LS49、CD4511為高電平有效，可用于驅(qū)動共陰極的LED數(shù)碼管。有的LED數(shù)碼管帶有小數(shù)點，一般用dp表示。

七段數(shù)碼管七段數(shù)碼管分共陰極和共陽極兩種形式，它們的外形結(jié)構(gòu)64（1）74LS48七段顯示譯碼器

74LS48七段顯示譯碼器輸出高電平有效，用來驅(qū)動共陰極數(shù)碼管，其邏輯功能圖如圖4.2.30。該集成顯示譯碼器設(shè)有3個輔助控制端BI/RBO、LT、RBI，以增強器件的功能?，F(xiàn)簡要說明如下：滅燈輸入BI/RBOBI/RBO是特殊控制端，有時作為輸入，有時作為輸出。當BI/RBO作輸入使用且BI＝0時，無論其它輸入端是什么電平，所有各段輸入a～g均為0，所以字形熄滅。動態(tài)滅零輸出RBOBI/RBO作為輸出使用時，受控于LT和RBI。當LT＝1且RBI＝0，輸入代碼DCBA=0000時，RBO=0；若LT=0或者LT＝1且RBI＝1，則RBO=1。該端主要用于顯示多位數(shù)字時，多個譯碼器之間的連接。試燈輸入LT當LT＝0時，BI/RBO是輸出端，且RBO＝1，此時無論其它輸入端是什么狀態(tài)，所有各段輸出a～g均為1,顯示字形8。該輸入端常用于檢查7488本身及數(shù)碼管的好壞。動態(tài)滅零輸入RBI當LT＝1，RBI＝0且輸入代碼DCBA＝0000時，各段輸出a～g均為低電平，與BCD碼相應(yīng)的字形熄滅，故稱“滅零”。利用LT=1與RBI=0可以實現(xiàn)某一位的“消隱”。此時BI/RBO是輸出端，且RBO=0。（1）74LS48七段顯示譯碼器74LS48七段顯示譯碼器6574LS48譯碼條件74LS48對輸入代碼0000的譯碼條件是：LT和RBI同時等于1，而對其它輸入代碼則僅要求LT＝1，這時候，譯碼器各段a～g輸出的電平是由輸入BCD碼決定的，并且滿足顯示字形的要求。

74LS48譯碼條件74LS48對輸入代碼0000的譯碼條件6674LS48譯碼器的典型應(yīng)用電路

由于共陰數(shù)碼管的譯碼電路74LS48內(nèi)部有限流電阻，故后接數(shù)碼管時不需外接限流電阻。由于74LS48拉電流能力?。s2mA）,灌電流能力大（約6.4mA）,所以一般都要外接上拉電阻推動數(shù)碼管。74LS48譯碼器的典型應(yīng)用電路由于共陰數(shù)碼管的譯碼電路767帶有前0消隱的多位數(shù)字譯碼顯示6位數(shù)碼管由6片74LS48譯碼器驅(qū)動。各片74LS48的LT均接高電平，由于第一片74LS48的RBI＝0，如果這片74LS48的DCBA輸入為0000，則滿足滅零條件，無字形顯示，同時輸出RBO=0；第一片74LS48的RBO與第二片74LS48的RBI相連，也使第二片滿足滅零條件，依此類推，實現(xiàn)了前0消隱。如果第一片74LS48的輸入代碼不是0000而是任何其他BCD碼，則該片將正常譯碼并驅(qū)動顯示，同時使RBO＝1。這樣，第二片、第三片就喪失了滅零條件，所以電路對最高位非零的數(shù)字仍正常顯示。帶有前0消隱的多位數(shù)字譯碼顯示6位數(shù)碼管由6片74LS4868（2）74LS49七段顯示譯碼器

74LS49的邏輯功能圖如圖4.2.33所示74LS49功能表（2）74LS49七段顯示譯碼器74LS49的邏輯功能圖如6974LS49譯碼器的典型應(yīng)用電路74LS49譯碼器的典型應(yīng)用電路如圖4.2.34所示。74LS49是集電極開路（OC）輸出，必須外接上拉電阻。74LS49譯碼器的典型應(yīng)用電路74LS49譯碼器的典型應(yīng)用704.3鎖相環(huán)及頻率合成器的應(yīng)用4.3.1鎖相環(huán)1.鎖相環(huán)基本原理能夠?qū)崿F(xiàn)兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)統(tǒng)稱為鎖相環(huán)，簡稱PLL（PhaseLockedLoop）。鎖相環(huán)是一種以消除頻率誤差為目的的閉環(huán)反饋控制電路，其基本原理是利用相位誤差去消除頻率誤差。它廣泛應(yīng)用于廣播通信、頻率合成、自動控制及時鐘同步等技術(shù)領(lǐng)域。

4.3鎖相環(huán)及頻率合成器的應(yīng)用4.3.1鎖相環(huán)711.鎖相環(huán)基本原理

鎖相環(huán)電路由鑒相器（PD，也稱相位比較器）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部分組成，如圖4.3.1所示。當電路無信號輸入時，鑒相器輸出的誤差電壓Vd為0，環(huán)路濾波器的輸出電壓Vc也為0，壓控振蕩器工作于下限頻率。當有信號輸入時，鑒相器將輸入信號Vi的相位和頻率fi與壓控振蕩器輸出信號的相位和頻率fo相比較，并將兩者的相位差轉(zhuǎn)換成電壓Vd，經(jīng)過環(huán)路濾波器加到壓控振蕩器的輸入端，使壓控振蕩器輸出的頻率fo與輸入信號頻率fi的差減少。這個過程就稱為“捕捉”。當壓控振蕩器信號頻率fo輸入信號頻率fi足夠接近并在相位上保持某種特定關(guān)系時，稱之為“相位鎖定”。鎖相環(huán)在相位鎖定的狀態(tài)下，輸入信號頻率fi發(fā)生變化時，壓控振蕩器輸出信號頻率fo也將跟著變化，并且嚴格保持一致，這就是鎖相環(huán)的環(huán)路跟蹤。1.鎖相環(huán)基本原理鎖相環(huán)電路由鑒相器（PD，也稱相位比較器722.CD4046鎖相環(huán)應(yīng)用介紹

CD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。2.CD4046鎖相環(huán)應(yīng)用介紹CD4046是通用的CMOS73CD4046的引腳功能定義

CD4046的引腳功能定義74CD4046功能原理框圖CD4046功能原理框圖75CD4046功能原理CD4046主要由線性放大器、整形電路、相位比較器Ⅰ、相位比較器Ⅱ、壓控振蕩器（VCO）、源跟隨器等部分構(gòu)成。相位比較器Ⅰ采用異或門結(jié)構(gòu)，當兩個輸入端信號的電平狀態(tài)相異時（即一個高電平，一個為低電平），輸出端信號為高電平；反之，當兩個輸入端信號的電平狀態(tài)相同時（即兩個均為高，或均為低電平），輸出端信號為低電平。當兩個輸入端信號的相位差在0°～180°范圍內(nèi)變化時，輸出端信號的脈沖寬度亦隨之改變，即占空比亦在改變。CD4046功能原理CD4046主要由線性放大器、整形電路、76CD4046功能原理從相位比較器Ⅰ的輸入和輸出信號的波形（如圖4.3.4所示）可知，其輸出信號的頻率等于輸入信號頻率的兩倍，并且與兩個輸入信號之間的中心頻率保持90°相移。另外，從圖4.3.4可知，輸出信號不一定是對稱波形。對相位比較器Ⅰ，它要求兩個輸入端信號的占空比均為50％（即方波），這樣才能使鎖定范圍為最大。CD4046功能原理從相位比較器Ⅰ的輸入和輸出信號的波形（如77CD4046功能原理相位比較器Ⅱ是邊沿觸發(fā)數(shù)字式比較器，它僅在二輸入信號的上升沿起作用，故可接受任意占空比的輸入信號，相位比較器Ⅱ的輸出端PHO2，根據(jù)輸入信號和比較信號的不同，有如下幾種情況：當14腳PHI1的輸入信號比3腳PHI2的比較信號頻率高時，PHO2輸出為高電平“1”；反之，則PHO2輸出低電平“0”。如果兩信號的頻率相同而相位不同，當輸入信號的相位超前于比較信號時，PHO2輸出為高電平“1”，反之，若滯后，則PHO2輸出為低電平“0”。在以上兩種情況下，PHO3都有與上述正、負脈沖寬度相同的負脈沖產(chǎn)生。如果兩信號的頻率相同而相位鎖定時，PHO2端為高阻態(tài)，PHO3輸出為高電平“1”。因此，從PHO3端的狀態(tài)就可知鎖相環(huán)的工作狀態(tài)：當PHO3端為低電平“0”時，表示二信號存在相位差，PLL失瑣，反之，為“1”時，進入鎖定狀態(tài)。CD4046功能原理相位比較器Ⅱ是邊沿觸發(fā)數(shù)字式比較器，它僅78CD4046工作原理CD4046工作原理如下：輸入信號Vi從14腳輸入后，經(jīng)放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖4.3.3中的開關(guān)撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Vo與輸入信號Vi作相位比較，從相位比較器輸出的誤差電壓則反映出兩者的相位差。從相位比較器輸出的誤差電壓經(jīng)R3、R4及C2濾波后得到一控制電壓加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率，使該振蕩頻率迅速逼近信號頻率。VCO的輸出又經(jīng)除法器再進入相位比較器Ⅰ，繼續(xù)與Vi進行相位比較，最后使得VCO的振蕩頻率等于信號頻率，兩者的相位差為0或不變值，從而實現(xiàn)相位鎖定。若開關(guān)K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。

CD4046工作原理CD4046工作原理如下：輸入信號Vi79CD4046典型應(yīng)用電路

（1）電壓頻率（V/F）轉(zhuǎn)換電路CD4046典型應(yīng)用電路（1）電壓頻率（V/F）轉(zhuǎn)換電路80（1）電壓頻率（V/F）轉(zhuǎn)換電路圖4.3.5示出了用CD4046鎖相環(huán)電路中的壓控振蕩器部分直接組成一個基本的電壓——頻率轉(zhuǎn)換器電路。如圖所示，當輸入電壓U1從VSS到VDD變化時，將會引起壓控振蕩器的輸出頻率的變化。其輸出頻率的大小依賴于外接部件R1和C1值的不同而不同。該電路也可用為一個頻率可調(diào)的振蕩器，這時只要在壓控振蕩器的輸入端加接一個500KΩ的電位器，電位器的兩端分別接VDD和VSS，電位器的中心動臂接壓控振蕩器的輸入端，調(diào)節(jié)電位器就可得到不同的輸出頻率。（1）電壓頻率（V/F）轉(zhuǎn)換電路圖4.3.5示出了用CD4081（2）警報器電路

圖4.3.6示出了一個可作為警報器的模擬音響電路。如圖所示，用CMOS門電路組成的RC振蕩器去控制一個CMOS模擬開關(guān)，模擬開關(guān)的接通或斷開可以使得由R2C3和R2C3組成的RC積分電路充電或放電，這個積分電路作為壓控振蕩器的輸入信號從而在VCO的輸入端取得變頻輸出，將這個重復產(chǎn)生的變頻輸出去推動一個低頻放大器和音響器可得到警報器所需的模擬音響。圖4.3.6中，R2、C3組成積分電路，R4和C1控制警報器的重復頻率，R1和C2控制壓控振蕩器的輸出頻率，R2C3以及R3C3控制輸出變頻的變化率。只要調(diào)節(jié)以上幾組RC的時間常數(shù)就可獲得警報聲音的多種變化。（2）警報器電路圖4.3.6示出了一個可作為警報器的模擬音82（3）方波發(fā)生器電路

圖4.3.7是用CD4046的VCO組成的方波發(fā)生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調(diào)節(jié)電阻R1阻值即可調(diào)整振蕩器振蕩頻率，振蕩方波信號從4腳輸出。按圖示數(shù)值，振蕩頻率變化范圍為20Hz～2KHz。

（3）方波發(fā)生器電路圖4.3.7是用CD4046的VCO組83（4）頻率倍增電路

圖4.3.8用CD4046與BCD加法計數(shù)器CD4518構(gòu)成的頻率倍增100倍的電路。由電路圖可知，在鎖相環(huán)的壓控振蕩器和相位比較器之間插入了一個CD4518級聯(lián)成的除以100的電路，這樣在環(huán)路鎖定時，除以100計數(shù)器的輸出端2Q4的輸出頻率等于輸入頻率,從而在鎖相環(huán)的壓控振蕩器的輸出端4腳得到倍增100倍的輸出頻率。按圖4.3.8所示的元器件參數(shù)，再適當調(diào)節(jié)低通濾波器的數(shù)值，該鎖相環(huán)路可跟蹤的輸入頻率為1Hz～200Hz，則相應(yīng)的輸出頻率為100Hz～20KHz。改變R1、C1的參數(shù)值，適當調(diào)節(jié)低通濾波器的數(shù)值，在一定范圍內(nèi)，可滿足不同輸入頻率的和輸出倍增頻率的要求。（4）頻率倍增電路圖4.3.8用CD4046與BCD加法計844.3.2頻率合成器

頻率合成的方法很多，大致可分為直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成三種。直接頻率合成是通過倍頻器、分頻器、混頻器對頻率進行加、減、乘、除的運算來獲取所需的頻率。它可從一個高穩(wěn)定度和高準確度的標準頻率源，產(chǎn)生大量的具有同一穩(wěn)定度和準確度的不同頻率。直接頻率合成的優(yōu)點是頻率轉(zhuǎn)換時間短，并能產(chǎn)生很低的頻率信號。直接頻率合成的缺點是必須使用大量的濾波器，使得合成器的設(shè)備十分復雜，體積龐大，造價高，而且輸出端的諧波、噪聲及寄生頻率難以抑制。4.3.2頻率合成器頻率合成的方法很多，大致可分為直接85頻率合成的方法鎖相頻率合成就是通過鎖相環(huán)來完成頻率得加、減、乘、除的運算，利用鎖相環(huán)路的窄帶跟蹤特性來得到不同的頻率。由于鎖相環(huán)只用簡單的RC濾波器就可具有良好的濾波作用，而且可以自動跟蹤輸入頻率的變化，因此可以大量省去直接頻率合成法中需用的濾波器，從而使合成器的結(jié)構(gòu)簡單，價格低。頻率合成的方法鎖相頻率合成就是通過鎖相環(huán)來完成頻率得加、減、86頻率合成的方法直接數(shù)字頻率合成（即DDS：DirectDigitalFrequencySynthesis）突破了前兩種頻率合成法的原理,即不是通過對頻率進行加、減、乘、除的運算來獲取所需的頻率，而是從”相位”的概念出發(fā)進行頻率合成。其基本原理是根據(jù)信號的波形，在不同的相位給出不同的幅值，然后由這些周期性的離散幅值經(jīng)平滑濾波形成所需頻率和波形的信號。這種方法不僅可以產(chǎn)生不同頻率的正弦波,而且可以控制波形的初始相位，還可以用DDS方法產(chǎn)生任意波形。本節(jié)主要介紹集成鎖相頻率合成器和集成直接數(shù)字頻率合成器。頻率合成的方法直接數(shù)字頻率合成（即DDS：DirectDi87頻率合成器的主要技術(shù)指標工作頻率范圍頻率合成器最高與最低輸出頻率所確定的頻率范圍，稱為頻率合成器的工作頻率范圍。頻率間隔每個離散頻率之間的最小間隔稱為頻率間隔。又稱頻率分辨率。頻率轉(zhuǎn)換時間由一個工作頻率轉(zhuǎn)換到另一個工作頻率，并使該工作頻率達到穩(wěn)定工作所需的時間。頻譜純度頻譜純度是指輸出信號接近正弦波的程度。頻率合成器的主要技術(shù)指標工作頻率范圍88集成鎖相頻率合成器集成頻率合成器是一種專用鎖相電路，它將參考分頻器、參考振蕩器、數(shù)字鑒相器，各種邏輯控制電路等部件集成在一個或幾個單元中，以構(gòu)成集成頻率合成器的電路系統(tǒng)。這里以MC145152-2為例介紹鎖相環(huán)頻率合成器的使用。集成鎖相頻率合成器集成頻率合成器是一種專用鎖相電路，它將參89MC145152-2MC145XX系列是MOTOROLA公司生產(chǎn)的CMOS單片鎖相環(huán)頻率合成器。該系列包含有四位數(shù)據(jù)總線、并行、串行、BCD碼輸入等多種編程方式。在這里以該系列中的MC145152-2為例介紹并行鎖相環(huán)頻率合成器。MC145152-2MC145XX系列是MOTOROLA公司90MC145152-2MC145152-2是一片采用并行碼輸入方式（由16根并行輸入數(shù)據(jù)編程）設(shè)定的雙模CMOS鎖相環(huán)頻率合成器。內(nèi)部組成框圖如圖4.3.9所示。MC145152-2MC145152-2是一片采用并行碼輸入91內(nèi)部組成框圖其中OSCin和OSCout可外接石英晶體構(gòu)成基準時鐘振蕩器，或由外部時鐘電路從OSCin輸入基準時鐘信號；基準時鐘由參考分頻器÷R計數(shù)器分頻后作為參考頻率fr送入鑒相器PD；10位的÷N計數(shù)器和6位的÷A計數(shù)器，以及模擬控制邏輯MC和外接雙模前置分頻器（÷P/÷P+1）共同組成吞脈沖分頻器，吞脈沖分頻器的總分頻比為：NT＝P×N＋A?！翹計數(shù)器的輸出送往鑒相器PD，PD的輸出通常外部低通濾波器（LPF），再經(jīng)VCO返回到fin端，從而構(gòu)成數(shù)字鎖相環(huán)路。內(nèi)部組成框圖其中OSCin和OSCout可外接石英晶體構(gòu)成基92單環(huán)鎖相頻率合成器電路

參考晶振頻率fC=2.048MHz，RA0＝“1”、RA1＝“1”、RA2＝“1”，故R＝2048，所以鑒相器輸入頻率fr＝1KHz（即頻道間隔Δf＝1KHz）。改變10位的÷N計數(shù)器（3～1024）和6位的÷A計數(shù)器（3～63）的設(shè)置，可得到壓控振蕩器VCO對應(yīng)的輸出頻率范圍是6KHz～1086KHz。單環(huán)鎖相頻率合成器電路參考晶振頻率fC=2.048MH93陸地移動無線電VHF頻率合成器

采用數(shù)字鎖相環(huán)路頻率合成器電路，雙模前置分頻器，VCO等器件組成，若參考晶振頻率為10.24MHz，設(shè)RA0＝“1”、RA1＝“1”、RA2＝“0”，故R=256，鑒相頻率fr＝40KHz。通過對MC145152的計數(shù)器計數(shù)初值進行不同的預置，設(shè)計相應(yīng)的VCO電路參數(shù)，便可以鎖定不同的頻率，從而達到改變不同頻點信號的目的。陸地移動無線電VHF頻率合成器采用數(shù)字鎖相環(huán)路頻率合成器電942．集成直接數(shù)字頻率合成器

直接數(shù)字頻率合成（DDS）是指以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。

直接數(shù)字頻率合成（DDS）在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了遠遠優(yōu)于模擬信號源的性能。

2．集成直接數(shù)字頻率合成器直接數(shù)字頻率合成（DDS）是指以95DDS主要優(yōu)點直接數(shù)字頻率合成（DDS）的主要優(yōu)點有：（1）工作頻率范圍寬DDS的最高頻率受限于時鐘頻率和抽樣定理，一般還需考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%×參考時鐘。（2）頻率轉(zhuǎn)換時間短DDS的頻率轉(zhuǎn)換時間可以近似認為是即時的，這是因為DDS是一個開環(huán)系統(tǒng)，無反饋環(huán)節(jié)。DDS系統(tǒng)的頻率轉(zhuǎn)換時間一般可達微秒級。DDS主要優(yōu)點直接數(shù)字頻率合成（DDS）的主要優(yōu)點有：96DDS主要優(yōu)點3）頻率分辨率極高DDS的最小頻率步進量就是它的最低輸出頻率若參考時鐘的頻率fc不變，DDS的頻率分辨率就由相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，有的DDS的分辨率小于1mHz甚至更小。

DDS主要優(yōu)點3）頻率分辨率極高97DDS主要優(yōu)點（4）相位變化連續(xù)改變DDS輸出頻率，實際上改變的是每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。（5）輸出波形的靈活性輸出波形僅由波形存儲器中的映射表來決定。因此，只需改變存儲器中的映射表，就可利用DDS產(chǎn)生正弦、方波、三角波、鋸齒波等任意波形。DDS主要優(yōu)點（4）相位變化連續(xù)98應(yīng)用及優(yōu)點在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，還可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，還可得到正交的兩路輸出。另外，由于DDS中幾乎所有部件都屬于數(shù)字電路，功耗低、體積小、重量輕、可靠性高，易于系統(tǒng)集成，且易于程控，使用靈活，因此性價比極高。應(yīng)用及優(yōu)點在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制P99DDS的局限性

（1）輸出頻帶范圍有限D(zhuǎn)DS的工作頻率受到器件速度的限制，主要是DAC和波形存儲器(ROM)的工作速度限制，使得DDS輸出的最高頻率有限。目前市場上采用CMOS、TYL、ECL工藝制作的DDS芯片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。（2）輸出雜散大由于DDS采用全數(shù)字結(jié)構(gòu)，有限位的字長，不可避免地引入了雜散。其來源主要有三個：相位累加器采用了相位截斷技術(shù)造成的雜散；由存儲器有限字長引起的幅度量化誤差造成的雜散和DAC非理想特性造成的雜散。DDS的局限性（1）輸出頻帶范圍有限100DDS的基本原理

直接數(shù)字頻率合成（DDS）的基本原理是利用采樣定理，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理如圖4.3.13所示。直接數(shù)字頻率合成（DDS）主要由參考時鐘、相位累加器、波形存儲器、D/A轉(zhuǎn)換器和低通濾波器等組成。DDS的基本原理直接數(shù)字頻率合成（DDS）的基本原理是利用101DDS產(chǎn)品目前許多IC制造商不斷推出性能優(yōu)良，各具特色的DDS產(chǎn)品，主要的有ADI、Qualcomm和Stanford等公司的單片DDS電路。美國ADI公司的DDS系列產(chǎn)品以其較高的性能價格比，取得了極為廣泛的應(yīng)用。如AD9850、AD9851、可以實現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854、以DDS為核心的QPSK調(diào)制器AD9853以及數(shù)字上變頻器AD9856和AD9857等。

DDS產(chǎn)品目前許多IC制造商不斷推出性能優(yōu)良，各具特色的DD102AD9850芯片

AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成。AD9850可編程DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個N位相位寄存器組成，N一般為24～32。每來一個外部參考時鐘脈沖，相位寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波中0°～360°范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅(qū)動DAC以輸出模式量。相位寄存器每過2N/M個外部參考時鐘后返回到初始狀態(tài)一次，相應(yīng)地正弦查詢表也完成一個循環(huán)，回到初始位置，從而使整個DDS系統(tǒng)輸出一個完整的正弦波。輸出的正弦波周期To=Tc×2N/M，頻率fout=Mfc/2N，Tc、fc分別為外部參考時鐘的周期和頻率。AD9850芯片AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較103AD9850的功能框圖

AD9850的功能框圖104AD9850AD9850采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表，查詢表的輸出再被截斷成10位后輸入到DAC，DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻RSET調(diào)節(jié)，調(diào)節(jié)關(guān)系為ISET＝32(1.248V/RSET)，RSET的典型值是3.9kΩ。將DAC的輸出經(jīng)低通濾波后接到AD9850內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。

AD9850AD9850采用32位的相位累加器將信號截斷成1105AD9850AD9850在接上精密時鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源，或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換，輸出方波。在125MHz的時鐘下，32位的頻率控制字可使AD9850的輸出頻率分辨率達0.0291Hz；并具有5位相位控制位，而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進行調(diào)整。

AD9850AD9850在接上精密時鐘源和寫入頻率相位控制字106AD9850的使用AD9850有40位控制字，其中32位用于頻率控制，5位用于相位控制，1位用于電源休眠控制，2位用于選擇工作方式。這40位控制字可通過并行方式或串行方式輸入到AD9850。在并行裝入方式中，通過8位總線D7～D0可將數(shù)據(jù)輸入到寄存器，在重復5次之后再在FQ-UD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器，從而更新DDS輸出頻率和相位，同時把地址指針復位到第一個輸入寄存器。接著在W-CLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個W-CLK上升沿后，W-CLK的邊沿就不再起作用，直到復位信號或FQ-UD上升沿把地址指針復位到第一個寄存器。在串行輸入方式，W-CLK上升沿把25引腳的一位數(shù)據(jù)串行移入，當移動40位后，用一個FQ-UD脈沖即可更新輸出頻率和相位。AD9850的使用AD9850有40位控制字，其中32位用于107AD9850的一個典型應(yīng)用——時鐘發(fā)生器電路

運用單片機實現(xiàn)對DDS的控制與微機實現(xiàn)的控制相比，具有編程控制簡便、接口簡單、成本低，容易實現(xiàn)系統(tǒng)小型化等優(yōu)點，因此普遍采用MCS51單片機作為控制核心來向AD9850發(fā)送控制字。AD9850的復位（RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。AD9850的參考時鐘頻率一般遠高于單片機的時鐘頻率，因此AD9850的復位（RESET）端可與單片機的復位端直接相連。AD9850的一個典型應(yīng)用——時鐘發(fā)生器電路運用單片機實現(xiàn)1084.4常用大規(guī)模數(shù)字芯片

4.4.1集成信號發(fā)生器MAX0381.MAX038概述MAX038是美國MAXIM公司生產(chǎn)的低失真單片大規(guī)模信號發(fā)生器。較以前常用的函數(shù)發(fā)生器件（如ICL8038、BA205、XR2207/2209等），從頻率范圍、頻率精確度、對芯片、波形的控制性能以及用戶使用的方便性等方面都有了很大的提高，因此可廣泛應(yīng)用于精密函數(shù)發(fā)生器、脈沖寬度調(diào)制器、壓控振蕩器、頻率調(diào)制器、頻率合成器及FSK發(fā)生器等。4.4常用大規(guī)模數(shù)字芯片4.4.1集成信號發(fā)生器M109MAX038的內(nèi)部結(jié)構(gòu)圖

內(nèi)含主振蕩器、波形變換器、波形選擇多路開關(guān)、2.5V能隙基準電壓源、相位檢測器、同步脈沖輸出及波形輸出驅(qū)動電路等。MAX038的內(nèi)部結(jié)構(gòu)圖內(nèi)含主振蕩器、波形變換器、波形選擇110MAX038功能MAX038主振蕩器為三角波振蕩器，可同時輸出三角波及兩相脈沖波A、B，振蕩頻率由調(diào)頻輸入電壓FADJ、參考電流IIN及外接振蕩電容器COSC的容量共同決定，脈沖波占空比可由DADJ的電壓調(diào)節(jié)。正弦波變換電路將三角波變?yōu)檎也?，兩相脈沖波A、B經(jīng)比較器變成方波。輸出波形由波形選擇輸入端A0、A1的狀態(tài)確定：A1=1時輸出正弦波；A1=0、A0=0時輸出方波（脈沖波）；A1=0、A0=1時輸出三角波（鋸齒波）。

MAX038功能MAX038主振蕩器為三角波振蕩器，可同時輸1112.MAX038的典型應(yīng)用

高頻函數(shù)發(fā)生器MAX038只需要加上少數(shù)的外圍器件，就能產(chǎn)生1Hz～20MHz或更高頻率，低失真的正弦波、三角波、鋸齒波或方波（脈沖）。頻率和占空比可通過電流、電壓或電阻獨立控制。輸出的波形通過A0和A1來選擇。

2.MAX038的典型應(yīng)用高頻函數(shù)發(fā)生器MAX038只需要112三角波和方波發(fā)生電路電路的本振由外接電容CF通過恒定的電流不斷地充電和放電來形成的。該充放電電流由流進IIN的電流控制的。IIN的電流大小是通過FADJ和DADJ來調(diào)節(jié)的，對不同的外接電容CF，通過改變電流IIN，可產(chǎn)生20多個不同的頻率。三角波和方波發(fā)生電路電路的本振由外接電容CF通過恒定的電流不113占空比為50%的正弦波輸出電路

FADJ引腳通過12KΩ的電阻接地，輸出的頻率可通過RIN來調(diào)節(jié)。其輸出的頻率為

占空比為50%的正弦波輸出電路FADJ引腳通過12KΩ的電114鎖相環(huán)電路

使用內(nèi)部鑒相器的鎖相環(huán)電路

鎖相環(huán)電路使用內(nèi)部鑒相器的鎖相環(huán)電路115鎖相環(huán)電路使用外部鑒相器的鎖相環(huán)電路

鎖相環(huán)電路使用外部鑒相器的鎖相環(huán)電路1164.4.2單片頻率計

單片頻率計ICM7216D是美國Intersil公司研制的專用測頻大規(guī)模集成芯片。ICM7216D內(nèi)含高頻振蕩器、10進制計數(shù)器、譯碼器、位多路復用器、能夠直接驅(qū)動LED數(shù)碼管的8段—段碼驅(qū)動器、8位—位碼驅(qū)動器。

4.4.2單片頻率計單片頻率計ICM7216D是美國I117ICM7216D主要特點

采用單一的+5V穩(wěn)壓電源工作；隨量程不同,有0.01s、0.1s、1s、10s四種內(nèi)部閘門時間；可直接驅(qū)動8位7段共陰極LED數(shù)碼管；具有高穩(wěn)定度的內(nèi)部振蕩器；具有產(chǎn)生10進制頻率顯示的小數(shù)點的位置和溢出指示。即可根據(jù)所測頻率的高低,自動選擇小數(shù)點的位置,亦可由外部電路控制小數(shù)點的顯示位置；當所測頻率超出測量范圍時有溢出指示。具有顯示保持及暫停功能,可在輸入信號停止后將測量頻率持續(xù)顯示在數(shù)碼管上保持和復位輸入端使芯片操作更靈活；具有低功耗模式。ICM7216D主要特點采用單一的+5V穩(wěn)壓電源工作；118