門(mén)電路（培訓(xùn)教程）

《數(shù)字電子技術(shù)基礎(chǔ)》

電子課件電子信息工程學(xué)院2023年9月19日第二章門(mén)電路2.1概述門(mén)電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門(mén)、與非門(mén)、或門(mén)……門(mén)電路中以高/低電平表示邏輯狀態(tài)的1/0正邏輯和負(fù)邏輯：

在邏輯電路中存在兩種邏輯狀態(tài)，分別用二值邏輯的1和0來(lái)表示。如果以輸出的高電平表示邏輯1，以輸出低電平表示邏輯0，則這種邏輯制稱為正邏輯。反之，若以邏輯1代表低電平，而以邏輯0代表高電平，則稱為負(fù)邏輯。

2.2半導(dǎo)體開(kāi)關(guān)特性2.2.1半導(dǎo)體二極管的開(kāi)關(guān)特性2.2.2半導(dǎo)體三極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性：vI=VIH, D截止，vO=VOH=VCCvI=VIL, D導(dǎo)通，vO=VOL=0.7V高電平：VIH=VCC低電平：VIL=0二極管的動(dòng)態(tài)特性：2.2.2半導(dǎo)體三極管的開(kāi)關(guān)特性（Transistor）一、三極管的開(kāi)關(guān)特性

截止工作狀態(tài)放大工作狀態(tài)

飽和工作狀態(tài)動(dòng)態(tài)開(kāi)關(guān)特性

主要開(kāi)關(guān)參數(shù)①飽和壓降②開(kāi)啟延遲時(shí)間③關(guān)閉延遲時(shí)間二、MOS管的開(kāi)關(guān)特性1、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)2、靜態(tài)開(kāi)關(guān)特性

截止區(qū)

可變電阻區(qū)

恒流區(qū)3、MOS管的動(dòng)態(tài)開(kāi)關(guān)特性4、主要開(kāi)關(guān)參數(shù)

①導(dǎo)通電阻：MOS管導(dǎo)通時(shí)，且為固定值條件下，漏極電壓的變化量與漏極電流變化量之間的比值，即②截止電阻：MOS管截止時(shí)，漏極和源極之間的電阻值，大小約為

③跨導(dǎo)：在一定的條件下，漏極電流變化與柵源極電壓變化之比，它表示柵源電壓對(duì)漏極電流的控制能力

④開(kāi)啟電壓和夾斷電壓：對(duì)于N溝道增強(qiáng)型MOS管為正值，P溝道增強(qiáng)型為負(fù)值；對(duì)于N溝道耗盡型MOS管為負(fù)值，P溝道耗盡型為正值。5、MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道2.3最簡(jiǎn)單的與、或、非門(mén)電路二極管與門(mén)設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0二極管構(gòu)成的門(mén)電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路2.3.2三極管非門(mén)（反相器）三極管的基本開(kāi)關(guān)電路就是非門(mén) 實(shí)際應(yīng)用中，為保證 vI=VIL時(shí)T可靠截止，常在 輸入接入負(fù)壓

參數(shù)合理？vI=VIL時(shí)，T截止，vO=VOHvI=VIH時(shí)，T截止，vO=VOL輸入信號(hào)懸空時(shí)：

2.3.3二極管-三極管與非、或非門(mén)2.4TTL門(mén)電路（Transistor-TransistorLogic）2.4.1TTL與非門(mén)電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)

二、工作原理1．當(dāng)輸入中有一個(gè)為低電平時(shí)，這時(shí)對(duì)應(yīng)的發(fā)射極必然導(dǎo)通，并在深度飽和狀態(tài)。T2和T5管截止。T4導(dǎo)通，T5截止，輸出為高電平。2．當(dāng)輸入全為高電平時(shí)，此時(shí)假設(shè)T1導(dǎo)通，則T1的基極電壓鉗位在2.1V。這樣T1管的所有發(fā)射結(jié)均反偏，相當(dāng)于把原來(lái)的集電極作為發(fā)射極使用，原來(lái)的發(fā)射極作為集電極使用，也就是說(shuō)T1管工作在倒置狀態(tài)。T2導(dǎo)通使導(dǎo)致T4截止，T5導(dǎo)通，輸出變?yōu)榈碗娖健?.4.2TTL與非門(mén)的外部特性及參數(shù)

一、靜態(tài)輸入特性和輸出特性1．輸入特性①輸入低電平電流②輸入高電平電流0.7V1.4VT2開(kāi)始導(dǎo)通，但T1管集電極支路電流仍很小時(shí)T5管導(dǎo)通，隨著增大迅速減小這時(shí)T1管處于倒置狀態(tài)，T1管的集電極電流流入T2管的基極，輸入電流方向與參考方向一致。轉(zhuǎn)變?yōu)檎怠?．輸出特性①輸出高電平時(shí)的輸出特性（a）等效電路（b）高電平輸出特性曲線②輸出低電平時(shí)的輸出特性（a）等效電路（b）低電平輸出特性曲線二、負(fù)載特性1．輸入端負(fù)載特性輸入端接入負(fù)載時(shí)電路

輸入負(fù)載特性曲線當(dāng)時(shí)，隨的變化規(guī)律為

例：在圖TTL與非門(mén)電路中，如果用內(nèi)阻為的電壓表測(cè)量輸入端B的電壓時(shí)，請(qǐng)問(wèn)在下列情況下，測(cè)到的電壓值為多少？①輸入端A接0.2V。②輸入端A接地。③輸入端A通過(guò)一個(gè)的電阻接地。④輸入端A通過(guò)一個(gè)的電阻接地。解：①當(dāng)輸入端A接0.2V電平時(shí)，這時(shí)T1管處于深度飽和狀態(tài)，基極電位被鉗位在當(dāng)用電壓表測(cè)量B端時(shí)的電壓為

②當(dāng)輸入端A接地時(shí)，由于T1管的發(fā)射結(jié)導(dǎo)通，使，電壓表測(cè)量B端時(shí)③當(dāng)輸入端A通過(guò)的電阻接地時(shí)，因?yàn)樗与娮璐笥陂_(kāi)啟電阻，A端相當(dāng)于輸入高電平，這時(shí)鉗位在2.1V的電平上，所以測(cè)得B端電壓為④當(dāng)輸入端A通過(guò)的電阻接地時(shí)，等效在A端加了一個(gè)輸入電壓相當(dāng)于在A端加一個(gè)0.2V的邏輯低電平，與第一種情況一樣，電壓表測(cè)得B端電壓為0.2V。2．帶負(fù)載能力

TTL與非門(mén)帶負(fù)載能力表示一個(gè)與非門(mén)所能驅(qū)動(dòng)同類門(mén)的最大數(shù)目，常用扇出系數(shù)表示當(dāng)驅(qū)動(dòng)門(mén)的輸出高電平時(shí)當(dāng)驅(qū)動(dòng)門(mén)輸出低電平時(shí)扇出系數(shù)取和的較小者。三、電壓的傳輸特性1．AB段（截止區(qū)）：2．BC段（線性區(qū)）：3．CD段（轉(zhuǎn)折區(qū)）：

線性下降

快速下降閾值電壓或門(mén)檻電壓4．DE段（飽和區(qū)）：四、噪聲容限五、TTL與非門(mén)的動(dòng)態(tài)特性一、傳輸延遲時(shí)間1、現(xiàn)象：二、動(dòng)態(tài)尖峰電流2.4.3其他類型的TTL門(mén)電路一、其他邏輯功能的門(mén)電路1.與或非門(mén)2.異或門(mén)二、集電極開(kāi)路的門(mén)電路1、推拉式輸出電路結(jié)構(gòu)的局限性①輸出電平不可調(diào)②負(fù)載能力不強(qiáng)，尤其是高電平輸出③輸出端不能并聯(lián)使用

OC門(mén)2、OC門(mén)的結(jié)構(gòu)特點(diǎn)3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算三、三態(tài)門(mén)電路（ThreestateOutputGate,TS）三態(tài)門(mén)的用途

三態(tài)門(mén)構(gòu)成單向總線三態(tài)門(mén)構(gòu)成雙向總線2.4.4TTL電路的改進(jìn)系列

一、肖特基TTL門(mén)系列（74S）電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2.性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒(méi)有線性區(qū)，功耗增大

抗飽和三極管肖特基TTL與非門(mén)二、低功耗肖特基系列

74LS（Low-PowerSchottkyTTL）

低功耗肖特基TTL與非門(mén)2.4.5TTL門(mén)電路的使用

這些門(mén)電路在實(shí)際使用時(shí)注意以下幾點(diǎn)：一、電源及電源干擾的消除二、不用輸入端的處理及注意事項(xiàng)三、輸出端處理四、其它2.5發(fā)射極耦合邏輯門(mén)（ECL）

2.5.1ECL門(mén)電路的基本單元

當(dāng)時(shí)，而此時(shí)T3管基極電平更高一些（-1.3V），故T1截止T3導(dǎo)通，此時(shí)與輸入端之間是邏輯非關(guān)系，與輸入端之間是邏輯與關(guān)系。2.5.2ECL電路的結(jié)構(gòu)和工作原理2.5.3ECL電路的主要特點(diǎn)優(yōu)點(diǎn)：

1．ECL電路是目前各種數(shù)字集成電路中工作速度最快的一種，目前ECL傳輸延遲時(shí)間縮短至1ns以下。

2．電路內(nèi)部的開(kāi)關(guān)噪聲很低。

3．輸出阻抗低，帶負(fù)載能力強(qiáng)。國(guó)產(chǎn)CE10K系列門(mén)電路的扇出系數(shù)可達(dá)90以上。

4．ECL電路具有或和或非兩個(gè)互補(bǔ)輸出端，使用方便、靈活。缺點(diǎn)：電路功耗大；噪聲容限低；輸出電平穩(wěn)定性差。2.6集成注入邏輯（IntegratedInjectionLogic）

2.6.1電路結(jié)構(gòu)與工作原理I2L基本單元電路結(jié)構(gòu)及等效電路2.6.2門(mén)電路的主要特點(diǎn)

電路兩個(gè)嚴(yán)重的缺點(diǎn)

1．抗干擾能力差。I2L電路的輸出信號(hào)幅度比較小，噪聲容限較低，所以抗干擾能力也較差。2、工作速度低。因?yàn)镮2L電路采用了飽和型邏輯電路，這限制了工作速度。I2L電路的傳輸延遲時(shí)間可達(dá)到20~30ns。2.7金屬-氧化物-半導(dǎo)體邏輯（MOSL）2.7.1CMOS反相器及工作原理一、電路結(jié)構(gòu)二、電壓、電流傳輸特性三、噪聲容限結(jié)論：可以通過(guò)提高VDD來(lái)提高噪聲容限2.7.2CMOS反相器的外部特性和參數(shù)

一、靜態(tài)輸入特性

CMOS反相器輸入保護(hù)電路CMOS反相器輸入特性二、靜態(tài)輸出特性三、動(dòng)態(tài)特性傳輸延遲時(shí)間2、交流噪聲容限3、動(dòng)態(tài)功耗2.7.3其他類型的CMOS門(mén)電路一、其他邏輯功能的門(mén)電路1.與非門(mén)2.或非門(mén)3、帶緩沖極的CMOS門(mén)如，與非門(mén)4、漏極開(kāi)路的門(mén)電路（OD門(mén)）

5、CMOS傳輸門(mén)及模擬開(kāi)關(guān)傳輸門(mén)

雙向模擬開(kāi)關(guān)2.7.4NMOS邏輯門(mén)

NMOS與非門(mén)NMOS或非門(mén)2.7.5MOS門(mén)電路的正確使用

一、電源電壓電源的上限電壓不得超過(guò)允許的電源電壓最大值；下限電壓不能低于保證系統(tǒng)速度所需的電源電壓最小值。二、輸入端

1、每個(gè)輸入端電流不超過(guò)1mA為佳，并限制在10mA以內(nèi)。

2、當(dāng)上述條件不能滿足，即輸入電流過(guò)大、輸入端接線過(guò)長(zhǎng)，或接大電容、大電感時(shí)，應(yīng)在輸入端串接的保護(hù)電阻，將輸入電流的瞬態(tài)值限制在10mA以下3．未使用的輸入端處理方法：與門(mén)和與非門(mén)的未用端應(yīng)接至正電源端或高電平，或門(mén)和或非門(mén)應(yīng)接地或低電平。不用輸入端絕不能懸空。因?yàn)閼铱盏臇艠O易產(chǎn)生感應(yīng)電荷，使輸入端可能為高電平也可能為低電平，造成邏輯混亂。4．為了防止門(mén)電路開(kāi)關(guān)過(guò)程中的過(guò)沖電流以及柵極易接收靜電電荷，在進(jìn)行實(shí)驗(yàn)、測(cè)量和調(diào)試時(shí)，應(yīng)先接入直流電源，后接輸入信號(hào)源；而關(guān)機(jī)時(shí)先關(guān)閉輸入信號(hào)源，后關(guān)閉直流電源。

三、輸出端

CMOS集成電路的輸出端不應(yīng)直接和或相連。否則，將因拉電流或灌電流過(guò)大而損壞器件。另外除了三態(tài)門(mén)和OD器件外，也不允許CMOS器件輸出并聯(lián)使用。輸出與大電容、大電感直接相連時(shí)，將使功耗增加、工作速度下降，為此應(yīng)在輸出和大電容之間串接保護(hù)電阻，并盡力減少容性負(fù)載的影響。2.8門(mén)電路產(chǎn)品簡(jiǎn)介與接口電路