一種輸出電壓可調的帶隙基準電路

一種輸出電壓可調的帶隙基準電路

標準電壓源是模擬電路中一個非常重要的模塊。廣泛應用于高精度的dc-dc、ac、dc-ca和ram等電路的設計。標準輸出的電壓不需要隨著溫度、工藝參數和溫度的變化而發(fā)生變化。因此，如何設計高參考電壓源的高參考電壓源，以及低參考電壓源的低溫波動是模擬電路設計的中心主題之一。由于高參考電壓源電路可以實現(xiàn)高參考電壓源電路和低參考溫度系數，因此它是目前應用最廣泛的參考電壓源電路。在傳統(tǒng)帶隙基準電壓源結構的基礎上,筆者設計了一款輸出電壓可調節(jié)的帶隙基準電壓源.該電路結構簡單,功率損耗小,通過對雙極晶體管基極-發(fā)射極電壓的二階溫度補償,大大改善了帶隙基準的溫度特性,并增加嵌套密勒補償,進一步提高了系統(tǒng)的穩(wěn)定性.1帶隙基準電壓源帶隙基準電壓源的設計原理是根據硅材料的帶隙電壓與電源電壓和溫度無關的特性,通過將兩個具有相反溫度系數的電壓進行線性組合來得到零溫度系數的電壓.圖1為傳統(tǒng)帶隙基準電壓源的示意圖.雙極型晶體管的基極-發(fā)射極電壓VBE(即PN結二極管的正向電壓)具有負溫度系數,室溫下約為-2.2mV/℃.熱電壓VT=kT/q具有正溫度系數,室溫下約為+0.087mV/℃.通過兩個BE結的電壓差ΔVBE=VTlnM(M是流過兩個BE結的電流密度之比)就能得到熱電壓和一個與溫度無關的量的乘積.VREF=VBE+ΚVΤ?(1)將式(1)兩端對溫度T微分,理論上令VREF對T微分等于0,代入VBE和VT的溫度系數就可以求出系數K.由于VBE受電源電壓的影響很小,因而帶隙基準電壓受電壓源的影響也很小.圖1所示傳統(tǒng)帶隙電路結構在應用中存在兩個問題.首先,由于其工作原理限制,得到的基準電壓值為硅的帶隙電壓(≈1.2V),并非任意可選,因此限制了其在某些低壓環(huán)境下的應用,最低工作電壓很難降低.其次,如果繪制帶隙電壓對溫度的函數曲線,其曲率是有限的,即帶隙電壓的溫度系數在某一溫度下為零,在其他溫度下為正值或負值,該曲率由基極-發(fā)射極電壓、集電極電流和失調電壓隨溫度改變引起.針對以上兩點,提出了一種新穎的CMOS帶隙基準電壓源,其輸出電壓可調節(jié)至低于1.2V,同時二階溫度補償大大改善了溫度特性,具體工作原理如下所述.2電路設計和原理分析筆者設計的帶隙基準電路主要分為偏置電路、運算放大器、基準核心部分和啟動電路,如圖2所示.2.1亞閾值工作區(qū)的原理M1,M2和R1組成微電流源,通過改變R1的阻值就可以得到不同的輸出電流.考慮到功耗方面的問題,設R1為較大的電阻,使得偏置電流很小,可以保證電路工作在亞閾值區(qū).電源上電時,M5首先導通,將M1和M2的柵電位拉低,使M1和M2導通,產生電流ID1和ID2.M5的柵被M6拉低而關斷,偏置電流通過鏡像輸出至啟動電路和運放.根據MOS管的亞閾值導電特性,有ΙD=(W/L)ΙD0exp(|VGS|/(nVΤ)),(2)其中的n是亞閾值斜率因子,ID0是與工藝有關的參數.M1和M2共柵,顯然有|VGS2|-|VGS1|=ΙD1R1.(3)M1和M2的鏡像比例為N∶1,M3和M4的鏡像比例為1∶1,使得ID1=ID2.由公式(2)和(3)可以得到ΙD1=nVΤlnΝ/R1.(4)其他的偏置電流是對ID1鏡像得到的.可以看到該偏置電流的大小由工藝參數、鏡像比例和R1的阻值確定,而與電源電壓無關,從而提高了基準的精度.由于電壓基準電路對偏置電流的精度要求并不十分嚴格,因此,采用亞閾值工作區(qū)可以在實現(xiàn)低功耗的同時不降低電路的精度,電源電壓為3.6V時整個基準電路靜態(tài)工作電流僅為6.5μA.2.2啟動電路的工作原理啟動電路的主要作用是在電源上電時能驅動電路擺脫簡并偏置點,并且在基準啟動后能靈活地與電路脫離,節(jié)省整個系統(tǒng)的功耗.如圖2所示,M26～M31組成啟動電路,上電時M27流過鏡像的偏置電流,M30和M31導通.同時,EN為低電平時M28導通,M29的柵電位被M30拉低,M29導通并流過電流,這個電流使基準擺脫簡并偏置點,基準開始工作.由于M26的寬長比遠大于M30的寬長比,那么在基準正常工作時M26被驅動到線性區(qū),M29關斷,啟動電路停止工作并與基準脫離.2.3高階溫度補償式(1)所描述的是一階溫度補償,實際上,雙極型晶體管的BE結壓降并不是隨溫度線性變化的,而是由下式給出:VBE=VG0-(VG0-VBE0)(Τ/Τ0)-(η-α)VΤln(Τ/Τ0),(5)VG0是硅的帶隙電壓,VBE0是在溫度T0下的VBE,η取決于雙極型晶體管的結構,約等于4.若雙極型晶體管中的電流為PTAT電流時,α=1;若與溫度無關,則α=0.可以看到,式(5)中除了線性部分,還存在一個高階項,下面就要討論如何實現(xiàn)對這一高階項的補償.主要思想:在雙極型晶體管BE結上,通過一個PTAT電流(α=1)和一個與絕對溫度無關的電流(α=0)的線性組合來抵消式(5)的高階項.如圖2所示,流過Q1和Q2的電流是PTAT電流,經過一階補償后流過M23的電流可看成基本與溫度無關.用M24鏡像復制該電流,再與Q3相連,就產生了一個α=0的VBE壓降.將α的值帶入式(5),得到晶體管Q1和Q3的VBE表達式:VBE1=VG0-(VG0-VBE0)(Τ/Τ0)-(η-1)VΤln(Τ/Τ0),(6)VBE3=VG0-(VG0-VBE0)(Τ/Τ0)-ηVΤln(Τ/Τ0).(7)圖2中M23,M24和M25鏡像比例相等,所以ID23=ID24=ID25=I.式(6)和(7)相減,得VΔ=VBE1-VBE3=VΤln(Τ/Τ0).(8)這樣就得到式(5)中的高階項.所以在圖2所示電路中加入R5和R6(R5=R6),R5,R6上的壓降就是VΔ.運放保證了兩端輸入電位相等(VA+=VA-),取R2=R4以及R7=R8.經過高階溫度補償后的基準輸出為VREF=ΙR9=2(VBE2R7+VBE2-VBE1R3+VΔR5)R9=2(VBE2R7+ΔVBER3+VΔR5)R9=2[VG0-(VG0-VBE0)ΤΤ0-(η-1)VΤlnΤΤ0R7+VΤlnΜR3+VΤlnΤΤ0R5]R9,(9)其中,M為Q1與Q2,Q3的發(fā)射極面積之比,ΔVBE=VTlnM.只要式(9)中T以及VTln(T/T0)的系數為零,就達到了溫度補償的目的.令-(VG0-VBE0)R7ΤΤ0+VΤlnΜR3=0,(10)-(η-1)VΤlnΤΤ0R7+VΤlnΤΤ0R5=0.(11)聯(lián)立上面兩式,可以求出R5和R7為R7=qR3(VG0-VBE0)/(kΤ0lnΜ),(12)R5=R7/(η-1),(13)基準的輸出電壓為VREF=ΙR9=2VG0R9/R7.(14)調節(jié)R9可以靈活調整輸出電壓.對溫度的二階補償只需加電流鏡M24和雙極型晶體管Q3以及兩個電阻,結構簡單.與一階補償相比,二階補償大大提高了基準的精度.2.4案例的轉換電路在帶隙基準電壓源的運算放大器設計中,要求其具有較高的增益、較小的失調電壓和噪聲以及很好的環(huán)路穩(wěn)定性.從以上要求出發(fā),筆者設計了一款多級差分結構的運放,提高了增益,增大了反饋深度,減小了失調的影響.同時,采用嵌套式密勒補償,使得基準的環(huán)路穩(wěn)定性大大提高.如圖2所示,運算放大器為差分輸入,第2級為OTA,再由共源級放大輸出.加入補償電容后組成了負反饋回路,確保了環(huán)路的穩(wěn)定性.各級的直流增益分別為A1≈gm15(ro15?ro17/(ro15+ro17)),(15)A2=gm19m(ro21?ro22/(ro21+ro22)),(16)A3=-gm23RΟUΤ,(17)其中的gmi是MOS管Mi的跨導,roi為Mi的輸出阻抗,ROUT是圖2中B端的輸出阻抗,m是OTA中M21和M20的鏡像比例.圖3是運放的交流小信號模型.Gmi是第i級的跨導,Rpi和Cpi是第i級的輸出阻抗和寄生電容,ROUT和COUT是等效輸出電阻和電容.在未加補償電容C1和C2時,頻率響應的極點頻率為pi=1/(RpiCpi)?i=1?2,(18)p3=1/(RΟUΤCΟUΤ).(19)根據圖3計算出運放小信號環(huán)路增益:Η(s)=A(1-sC2Gm3-s2C1C2Gm2Gm3)(1+s1pm1)(1+sC2Gm2+s2C2CΟUΤGm2Gm3),(20)其中的A為運放的直流增益,且A=A1A2A3.接入補償電容后,閉合回路產生了“極點分裂”效應.為了得到更大的相位裕度使系統(tǒng)穩(wěn)定,與第1級有關的極點p1移動到低頻,其他極點(包括輸出極點)移動到高頻.補償后的主極點pm1為pm1=1/(C1Gm2Gm3Rp1Rp2RΟUΤ).(21)式(20)中分母上的二次多項式可以改寫為Μ(s)=1+s(2ζ/pC)+s2(1/p2C),(22)其中pC=(Gm2Gm3/(C2CΟUΤ))1/2,(23)從而可以得到阻尼因子ζ的表達式ζ=(C2Gm3/(Gm2CΟUΤ))1/2/2,(24)那么次主極點為pm2=-ζpC+pC(ζ2-1)1/2,pm3=-ζpC-pC(ζ2-1)1/2.(25)通過嵌套密勒補償技術,主極點移動到很低的頻率,次極點移動到較高的頻率,基準在獲得較大增益的同時還能保證很好的環(huán)路穩(wěn)定性.3基準電路的設計及仿真本電路設計基于0.6μmCMOS工藝,并通過Hspice進行了仿真驗證.仿真條件為25℃下全典型模型,以便攜設備中常用的0.8V為目標基準值.圖4為基準的直流特性,電源在1.2～5V變化時,基準輸出穩(wěn)定.圖5是基準的溫度特性,虛線為不加二階溫度補償時的溫度曲線,實線是經過補償后的溫度曲線.與一階補償相比,二階補償大大提高了基準電壓的精度.當溫度從-40℃至120℃變化時,基準的溫度系數為6.1×10-6/℃.圖6是電源電壓分別為1.8V,3.6V和5.0V時基準隨溫度變化的曲線.圖7所示為基準電路的交流特性.從圖7可以看到基準的環(huán)路增益為120dB,相位裕度為62°,其中虛線為不加補償電容C1,C2時的環(huán)路增益及相位曲線.顯然,經過補償后環(huán)路增益沒有減小,在適當減小帶寬的情況下使相位裕度增加從而使系統(tǒng)達到穩(wěn)定.圖8是低頻時基準的電源抑制比(PSRR),為-82dB.電源電壓工作在3.6V時工作電流僅為6.5μA.表1為筆者設計的帶隙基準電壓源與參考文獻的參數比較.為了更客觀地和普通的帶隙基準電壓源進行性能比較,表1分別列出了輸出電壓為設計要求的0.800V和常見的1.251V兩種情況下的仿真參數.文獻的設計雖然電路結構簡單,但是曲率補償的效果并不突出,溫度系數大于10×10-6/℃.文獻和文獻的設計溫度補償效果很好,溫度系數只有5.29×10-6/℃,但是電路功耗比