Xilinx FPGA AXI4總線（二）用實例介紹5個讀寫通道

XilinxFPGAAXI4總線（二）用實例介紹5個讀寫通道3種AXI4AXI4協(xié)議是一個點對點的主從接口協(xié)議，數(shù)據(jù)可以同時在主機（Master）和從機（Slave）之間雙向傳輸，且數(shù)據(jù)傳輸大小可以不同。AXI4中的限制是一個突發(fā)事務（Burst）最多可以傳輸256個數(shù)據(jù)，AXI4-Lite只允許每個事務傳輸1個數(shù)據(jù)。主機接口具有發(fā)起讀寫的權限，從機被主機控制。AXI4和AXI4-Lite都有5個通道，AXI4-Stream協(xié)議為流數(shù)據(jù)的傳輸定義了單個通道，與AXI4不同，AXI4-Stream接口可以突發(fā)無限數(shù)量的數(shù)據(jù)。AXI4實例對于AXI4和AXI4-Lite的5個通道：如下圖所示為一個AXI4的實例，用于高性能內存映射需求（DDR、BRAM等）。Xilinx的ZYNQ系列FPGA通過總線互聯(lián)AXIInterconnect連接到AXIBRAMController控制BRAM存儲器資源，五種顏色的內分別表示一個通道，從上至下依次為讀地址通道（araddr）、寫地址通道（awaddr）、寫響應通道（bresp）、讀數(shù)據(jù)通道（rdata）和寫數(shù)據(jù)通道（wdata），每個通道中均有valid和ready握手信號。讀地址/寫地址通道，主機通過這兩個通道向從機寫入地址和控制信息，通道的方向為主機Master向從機Slave傳輸，通道內除了ready信號外的其余信號均為輸出，valid為高電平時表示主機認為自己輸出的數(shù)據(jù)有效，ready信號為輸入信號，由從機Slave給出，當ready為高時表示從機已經準備好接收主機的數(shù)據(jù)，ready和valid同時為高時代表從機準備好接收主機數(shù)據(jù)且主機此時發(fā)送了有效的數(shù)據(jù)，正確的傳輸開始。除了傳輸?shù)刂吠?，arlen[7:0]代表突發(fā)傳輸?shù)拈L度，8位可表示0255，代表傳輸長度1256。寫響應通道，從機通過該通道向主機發(fā)送響應，valid由從機發(fā)出，ready由主機發(fā)出。讀數(shù)據(jù)通道，從機通過該通道向主機發(fā)送讀取出來的數(shù)據(jù)，valid由從機發(fā)出，ready由主機發(fā)出，含有一個last信號用來指示每個事務傳輸過程中的最后一個數(shù)據(jù)，表示當前事務傳輸結束。此外，與寫數(shù)據(jù)通道對比可知，讀數(shù)據(jù)還多了一個讀響應信號，省去了單獨的讀響應通道。對AXI4的讀數(shù)據(jù)/寫數(shù)據(jù)通道，支持數(shù)據(jù)位寬8/16/32/64/128/256/512/1024bits。使用AXIInterconnect互聯(lián)結構時，對AXI4，支持地址位寬最大64位（默認32位），總線的數(shù)據(jù)位寬32/64/128/256/512/1024bits；對AXI4-Lite，總線的數(shù)據(jù)位寬32bits。**對于傳輸?shù)臄?shù)據(jù)位寬不足總線位寬的**，比如使用32bit的總線傳輸8bit的信息，則使用寫通道的WSTRB[3:0]來表示有效的寫字節(jié)，WSTRB[n]對應WDATA[8n+7:8n]，當WSTRB[3:0]=4’b0001時，表示WDATA[7:0]有效，屬于窄傳輸?shù)囊环N。AXI4-Lite實例對AXI4-Lite協(xié)議，ZYNQ使用該協(xié)議驅動AXIGPIO，讀寫少量的控制、狀態(tài)寄存器。與AXI4相比，AXI4-Lite是AXI4的刪減版，適合輕量級的應用，也是包含5個通道，不同的是每個通道都進行了簡化，去掉了對突發(fā)傳輸?shù)闹С郑˙urst）。使用AXIInterconnect互聯(lián)結構時，對AXI4-Lite，支持地址位寬最大64位（默認32位），數(shù)據(jù)位寬32/64bits。AXI4的5個通道寫地址通道：主要涉及突發(fā)傳輸：突發(fā)類型AWBURST[1:0]FIXED：突發(fā)過程中地址固定不變，用于FIFO訪問；INCR：增量突發(fā)，突發(fā)過程中地址遞增，增加量取決于AxSIZE的值，支持突發(fā)長度1~256；WRAP：回環(huán)突發(fā)，和INCR類似，但是會在特定高地址的邊界處回到低地址處，支持突發(fā)長度2/4/8/16，傳輸?shù)氖椎刂泛兔看蝹鬏數(shù)拇笮R，最低的地址和整個傳輸?shù)拇笮R，回環(huán)邊界等于AxSIZE*AxLEN。寫數(shù)據(jù)通道：非對齊傳輸和窄傳輸：WSTRB[3:0]：對應寫字節(jié)，WSTRB[n]對應WDATA[8n+7:8n]。WVALID為低電平時，WSTRB可以為任意值，WVALID為高電平有效時，WSTRB為高的字節(jié)線必須指示有效的數(shù)據(jù)。窄傳輸：當主機產生比數(shù)據(jù)總線寬度更窄的數(shù)據(jù)傳輸時，由地址和控制信號決定哪個字節(jié)被傳輸。比如總線32-bit，傳輸8-bit。INCR和WRAP，不同的字節(jié)線決定每次burst傳輸?shù)臄?shù)據(jù)；寫響應通道：讀傳輸?shù)捻憫畔⑹歉郊釉谧x數(shù)據(jù)通道上的，寫傳輸?shù)膶戫憫袑ｉT的寫響應通道。RRESP[1:0]：讀響應；BRESP[1:0]：寫響應OKAY('b00）：正常訪問成功；EXOKAY（'b01）：Exclusive訪問成功；SLAVERR（'b10）：從機錯誤，表明訪問已經成功到了從機，但是從機希望返回一個錯誤的情況給主機；DECERR（'b11）：譯碼錯誤，一般是由互聯(lián)組件給出，表明沒有對應的從機地址；讀地址通道：與寫地址一樣。讀數(shù)據(jù)通道：多出了讀響應，其他與寫數(shù)據(jù)一樣，讀傳輸?shù)捻憫畔⑹歉郊釉谧x數(shù)據(jù)通道上的。讀事務和寫事務均有響應，對于讀事務，讀響應和讀數(shù)據(jù)一起發(fā)給主機，而寫事務則通過寫響應通道傳送。響應類型有OKAY、EXOKAY、SLAVERR、DECERR。上述響應分別表示：正常讀寫成功、獨占式讀寫、設備錯誤、譯碼錯誤。協(xié)議規(guī)定：請求的需要傳輸?shù)臄?shù)據(jù)數(shù)量必須執(zhí)行，即使出現(xiàn)了錯誤報告，在一次突發(fā)式讀寫的剩余數(shù)據(jù)也不會被取消。A