SoC平臺設(shè)計與DSP系統(tǒng)生成器相結(jié)合產(chǎn)生高性能的平臺連接功能

SoC平臺設(shè)計與DSP系統(tǒng)生成器相結(jié)合產(chǎn)生高性能的平臺連接功能Vivado系統(tǒng)生成器工具能方便地接入平臺設(shè)計，從而可充分利用開發(fā)板接口和處理系統(tǒng)。FPGA的應(yīng)用不斷拓展，同時FPGA設(shè)計流程也隨之不斷演進(jìn)。我們不再將FPGA用作簡單的膠合邏輯，甚至不再作為信號處理鏈的核心，用以將IP與專有后端接口集成。相反，F(xiàn)PGA正在轉(zhuǎn)變?yōu)榭删幊唐舷到y(tǒng)，其中包含作為處理器外設(shè)的硬件以及在強大APU上運行的高級軟件。這種架構(gòu)就是我們所說的賽靈思AllProgrammableSoC。為了充分發(fā)揮這種全新流程的優(yōu)勢，我們需要將設(shè)計方法從FPGA早期的自上而下RTL轉(zhuǎn)變?yōu)橐訧P開發(fā)和標(biāo)準(zhǔn)化連接（例如ARM?的高級可擴展接口(AXI)）為中心的自下而上流程。隨著接口從定制接口發(fā)展為通用接口，我們就可以花更少的精力來驗證數(shù)據(jù)路徑與平臺設(shè)計之間的交互。賽靈思DSP系統(tǒng)生成器（SystemGeneratorforDSP）同樣也得到了發(fā)展。該工具是Vivado?設(shè)計套件的一部分，其通過將DSP數(shù)據(jù)路徑整合到用VivadoIPIntegrator工具構(gòu)建的平臺設(shè)計中，打造出全新的自下而上設(shè)計方法。我們仔細(xì)看看系統(tǒng)生成器（SystemGenerator）實現(xiàn)的設(shè)計自動化如何幫助高性能設(shè)計充分利用平臺連接功能。構(gòu)建AllProgrammable平臺框架

通過定義用來存放數(shù)據(jù)路徑的平臺框架，我們可以啟動全新的設(shè)計流程。Vivado工具套件能識別開發(fā)板；我們將利用開發(fā)板自動化功能構(gòu)建新的平臺設(shè)計。

圖1–將處理系統(tǒng)連接到板級接口的平臺框架實例如圖1所示，平臺設(shè)計或平臺框架的基本組成包括：處理器級和開發(fā)板級接口，以及將其組合在一起的邏輯。我們將平臺框架作為系統(tǒng)級設(shè)計的基礎(chǔ)（即外殼），這給我們的數(shù)據(jù)路徑提供了空間。模塊和連接功能自動化通過IP外設(shè)將處理系統(tǒng)連接到板級接口。封裝在IPCatalog中的DSP數(shù)據(jù)路徑或軟件加速器利用賽靈思DesignerAssistance自動化功能方便地連接到我們的處理器平臺框架中，進(jìn)而連接到外部器件接口。創(chuàng)建作為可輸入IP的數(shù)據(jù)路徑

我們的最終目標(biāo)是讓數(shù)據(jù)路徑能進(jìn)入AllProgrammable平臺框架。如果要從頭開始，我們可以用標(biāo)準(zhǔn)化接口創(chuàng)建數(shù)據(jù)路徑。如圖2所示，只需將網(wǎng)關(guān)端口迅速標(biāo)記為AXI4-Lite接口，或者對端口進(jìn)行命名以匹配標(biāo)準(zhǔn)連接（如Simulink?圖上的AXI4-Stream），這樣，SystemGenerator為VivadoIPCatalog打包設(shè)計時就會為設(shè)計添加額外邏輯并將通用信號收集到接口內(nèi)。

圖2–自動將網(wǎng)關(guān)導(dǎo)入AXI4-Lite和AXI4-Stream接口不過，我們利用一種新設(shè)計方法，使用平臺框架定制一個可集成到AllProgrammable設(shè)計的插件。我們使用自動化功能確定平臺設(shè)計中現(xiàn)有哪些接口，哪些接口與開發(fā)板關(guān)聯(lián)，以及哪些接口可為DSP數(shù)據(jù)路徑創(chuàng)建插件。既然我們的目標(biāo)是將數(shù)據(jù)路徑轉(zhuǎn)換為可連接至平臺框架的IP，因此我們不需要關(guān)注板級接口，而是關(guān)注標(biāo)準(zhǔn)化AXI接口。開發(fā)板上的每個不關(guān)聯(lián)接口轉(zhuǎn)變?yōu)镾ystemGenerator網(wǎng)關(guān)。這些網(wǎng)關(guān)在SystemGenerator中充當(dāng)簡單信號，當(dāng)我們將平臺設(shè)計導(dǎo)出到IPCatalog時，這些網(wǎng)關(guān)會生成用以連接平臺設(shè)計的AXI接口。如實例所示，AXI4-Lite接口創(chuàng)建獨立的讀/寫信號，在導(dǎo)出到Vivado工具套件時共享通用的可尋址寄存器接口。簡單的復(fù)制-粘貼使我們在地址偏移位置通過相同接口獲得更多用于處理器的直接寄存器。同時，我們可自動生成軟件驅(qū)動API以讀/寫寄存器。如果平臺設(shè)計中提供AXI4-Stream接口，SystemGenerator會向模型添加正確匹配的網(wǎng)關(guān)。AXI4-Stream接口極其靈活并包含很多信號。ACLK時鐘源與該接口相關(guān)聯(lián)，但該信號直接作為這部分?jǐn)?shù)據(jù)路徑的抽象系