基于4DSP+FPGA架構(gòu)數(shù)據(jù)處理板電路設(shè)計(jì)與分析

基于4DSP+FPGA架構(gòu)數(shù)據(jù)處理板電路設(shè)計(jì)與分析為了滿足超高性能數(shù)據(jù)處理以及低功耗、簡(jiǎn)單可編程性的應(yīng)用，設(shè)計(jì)了一款基于TITMS320C6678芯片和Xilinx公司XC5VSX95T芯片的4DSP+FPGA架構(gòu)的數(shù)據(jù)處理板，同時(shí)設(shè)計(jì)了高帶寬的數(shù)據(jù)輸入輸出接口以及相關(guān)的時(shí)鐘、電源和復(fù)位電路，并通過(guò)具體的硬件電路實(shí)現(xiàn)。該數(shù)據(jù)處理板可廣泛應(yīng)用于航空設(shè)備、車(chē)載設(shè)備、惡劣條件下工作的特種設(shè)備，將有效提高設(shè)備的數(shù)據(jù)處理性能。0引言隨著數(shù)字信號(hào)處理器(DigitalSignalProcessor，DSP)和現(xiàn)場(chǎng)可編程門(mén)陣列器件(Field-ProgrammableGateArray，F(xiàn)PGA)的發(fā)展，DSP+FPGA架構(gòu)在數(shù)據(jù)及信號(hào)處理系統(tǒng)中的應(yīng)用愈來(lái)愈廣泛。傳統(tǒng)的DSP芯片一般采用馮-諾依曼(VonNeumann)結(jié)構(gòu)或某種類(lèi)型擴(kuò)展，此種結(jié)構(gòu)本質(zhì)上是串行的，當(dāng)遇到需要處理的數(shù)據(jù)量大且處理速度高，但對(duì)運(yùn)算結(jié)構(gòu)相對(duì)較簡(jiǎn)單的底層信號(hào)處理算法來(lái)說(shuō)顯不出優(yōu)點(diǎn)，適合采用FPGA硬件實(shí)現(xiàn)。因此，采用DSP+FPGA架構(gòu)的系統(tǒng)可以將二者優(yōu)點(diǎn)結(jié)合起來(lái)，兼顧速度和靈活性，既滿足底層信號(hào)處理要求，又滿足高層信號(hào)處理要求。德州儀器(TI)推出TMS320C66x系列最新數(shù)字信號(hào)處理器TMS320C6678與TMS320TCI6609，是目前具有最高定/浮點(diǎn)運(yùn)算能力的一代數(shù)字信號(hào)處理器，為開(kāi)發(fā)人員帶來(lái)業(yè)界性能最高、功耗最低的DSP。TITMS320C6678多核DSP非常適合需要超高性能、低功耗以及簡(jiǎn)單可編程性場(chǎng)合的應(yīng)用。TI不但為HPC（HighPerformanceComputing）提供免費(fèi)優(yōu)化庫(kù)，無(wú)需花費(fèi)時(shí)間優(yōu)化代碼，即可便捷地實(shí)現(xiàn)最高性能，而且還支持C語(yǔ)言與OpenMP等標(biāo)準(zhǔn)編程語(yǔ)言，因此開(kāi)發(fā)人員可便捷地移植應(yīng)用，啟動(dòng)C66x多核DSP的開(kāi)發(fā)[1]，充分發(fā)揮低功耗與高性能優(yōu)勢(shì)。為了滿足超高數(shù)據(jù)處理性能、低功耗以及簡(jiǎn)單可編程性場(chǎng)合的應(yīng)用，設(shè)計(jì)了一款基于TI8核高性能DSP芯片TMS320C6678和Xilinx公司FPGA芯片XC5VSX95T的數(shù)據(jù)處理電路模塊，在6U尺寸的模塊上設(shè)計(jì)了4片高性能DSP，定點(diǎn)運(yùn)算處理能力可達(dá)1280GMAC，浮點(diǎn)運(yùn)算處理能力可達(dá)640GFLOP，并設(shè)計(jì)了大容量DDR3內(nèi)存（每片DSP內(nèi)存為1GB，共4GB）和2GB的固態(tài)存儲(chǔ)，使得其可實(shí)現(xiàn)高性能、高數(shù)據(jù)吞吐量的定點(diǎn)/浮點(diǎn)運(yùn)算。模塊設(shè)計(jì)了大吞吐量的串行RapidIO(SerialRapidIO，SRIO)和千兆以太網(wǎng)，對(duì)外與其他模塊進(jìn)行數(shù)據(jù)通信，數(shù)據(jù)帶寬達(dá)60Gb/s，使得大數(shù)據(jù)量的輸入、大數(shù)據(jù)量處理和輸出成為現(xiàn)實(shí)。1電路總體設(shè)計(jì)數(shù)據(jù)處理模塊的電路總體設(shè)計(jì)基于4×DSP+FPGA架構(gòu)，電路總體設(shè)計(jì)框圖如圖1所示。從功能上看，數(shù)據(jù)處理模塊可分為DSP小系統(tǒng)、FPGA模塊、RapidIO數(shù)據(jù)交換模塊[2]、以太網(wǎng)模塊、AD轉(zhuǎn)換模塊、各電平轉(zhuǎn)換模塊及其他電源、時(shí)鐘和控制邏輯等輔助電路，加上DSP、FPGA等必要的驅(qū)動(dòng)程序和板內(nèi)的控制邏輯，形成一個(gè)完整的、一體化的數(shù)字系統(tǒng)硬件平臺(tái)。1.1DSP小系統(tǒng)DSP小系統(tǒng)主要包含：DSP芯片組、DDR3內(nèi)存、Flash數(shù)據(jù)存儲(chǔ)、RS232接口、SRIO接口、SPI(SetialPeripheralInterface)接口。如圖1所示，第一個(gè)DSP小系統(tǒng)作為主系統(tǒng)，其他3個(gè)DSP系統(tǒng)作為從系統(tǒng)。4片DSP之間的通訊如下：在啟動(dòng)過(guò)程中，從DSP給主DSP送1個(gè)GPIO（GeneralPurposeInput/Output）信號(hào)，通過(guò)電平方式表示已經(jīng)啟動(dòng)起來(lái)。系統(tǒng)啟動(dòng)后，從DSP的信息通過(guò)SRIO發(fā)送給主DSP。J30J-31為調(diào)試接口，對(duì)外提供DSP的JTAG（JointTestActionGroup）口（板內(nèi)成菊花鏈[3]）、串口、4個(gè)控制LED燈的GPIO口以及CPLD、FPGA的JTAG加載口。4個(gè)DSP的JTAG形成菊花鏈[4]，連到調(diào)試接口J30J-31上。同時(shí)，4個(gè)DSP的串口都連到調(diào)試接口上方便調(diào)試，該模塊設(shè)計(jì)只用主DSP的串口。兩個(gè)DSP之間，用超鏈接（Hyperlink）進(jìn)行通訊[1]。1.1.1DSP電路設(shè)計(jì)采用4片TI公司的TMS320C6678芯片，配合外圍時(shí)鐘、復(fù)位、DDR3、Flash等，為整個(gè)模塊提供數(shù)字處理平臺(tái)。TMS320C6678芯片為高性能八核數(shù)字信號(hào)處理器，外頻采用100MHz，內(nèi)核主頻為1GHz，采用擴(kuò)展溫度型號(hào)，工作溫度-40℃~+100℃。該芯片內(nèi)部集成8個(gè)C66xCorePacDSPs的核，每個(gè)核工作在1GHz。在C66x器件上，通過(guò)擴(kuò)展SIM