半導(dǎo)體集成電路原理與設(shè)計(jì)-第四章

晶體管的開關(guān)特性⒈開關(guān)作用10KVcc=5V1k

Voβ=40T截止飽和放大Vbe Vbc反偏

反偏，ib＝ic

＝0，開關(guān)斷開正偏

反偏，ic＝βib，線性放大正偏

正偏，ib>IBS，開關(guān)閉合截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V＋－RbRc+VCCbce＋－⒉動(dòng)態(tài)特性T從：截止→導(dǎo)通，建立電荷需要時(shí)間→ton導(dǎo)通→截止存儲(chǔ)電荷消散需要時(shí)間→toff

開關(guān)時(shí)間:說明:

⑴轉(zhuǎn)換時(shí)間：截止→導(dǎo)通時(shí)間ton較小導(dǎo)通→截止時(shí)間toff較大⑵toff中ts占主要部分。開啟延時(shí)上升關(guān)閉存儲(chǔ)下降tt②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：①ui=1V時(shí)，三極管導(dǎo)通，基極電流：因?yàn)?<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和時(shí)的基極電流：uo=VCC=5V③ui＝3V時(shí)，三極管導(dǎo)通，基極電流：而因?yàn)閕B>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3Vuo=uCE=UCC-iCRc=5-1.5×1=3.5V

標(biāo)準(zhǔn)TTL與非門（四管單元）TTL與非門是雙極邏輯電路的基本單元，通過它可以衍生出各種邏輯電路。發(fā)展趨勢(shì)：提高速度、降低功耗（或降低電路的優(yōu)值，即延時(shí)功耗積）。四管單元：100PJ全1才輸出0，有0即輸出1延時(shí)功耗積（pJ）=tpdPDtpd為門的傳輸延時(shí)（ns）PD為門的空載導(dǎo)通功耗（mw）&ABCF=ABC四管單元電路輸入級(jí)：由多發(fā)射極管T1和電阻Rb1組成，其作用是對(duì)輸入變量A、B、C實(shí)現(xiàn)邏輯與，所以它相當(dāng)一個(gè)與門。中間級(jí)：由T2、Rc2、Re2組成，在T2的集電極與發(fā)射極分別可以得到兩個(gè)相位相反的電壓，以滿足輸出級(jí)的需要。輸出級(jí)：由T3、T4、D和Rc4組成，這種電路形式稱推拉式電路，它不僅輸出阻抗低，帶負(fù)載能力強(qiáng)，而且可以提高工作速度。多發(fā)射極晶體管及其等效電路

每個(gè)發(fā)射極都能使管子進(jìn)入放大或飽和區(qū)。在電路的截止瞬間（輸出由低電平轉(zhuǎn)向高電平時(shí)），Q1管可反抽Q2管基區(qū)中過剩少子，使電路平均延遲時(shí)間tPD下降，提高電路工作速度。TTL與非門的邏輯關(guān)系（1）輸入全為高電平3.6V時(shí)

T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為：

VO=VCES3≈0.3V該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。（2）輸入有低電平0.3V

時(shí)

實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V

。由于T4和D導(dǎo)通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：TTL與非門的開關(guān)速度1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。（2）采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)載電容充放電。TTL與非門傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。一般TTL與非門傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd：

TTL與非門的電壓傳輸特性1．電壓傳輸特性曲線：Vo=f（Vi）ABCDEAB：Vi<0.55V，T1飽和，T2、T5截止，VO=VOHBC：T1飽和，但T1集電極電壓達(dá)到T2導(dǎo)通電壓，T2開始導(dǎo)通，對(duì)Vi的增量做線性放大，電壓增量ΔVC2通過T4的電壓跟隨作用引進(jìn)輸出端，形成VO的電壓增量-（RC2/Re2）ΔVb2

，VO下降。CD：Vi增大至使T3飽和導(dǎo)通，輸出電壓迅速下降至VO=VCES3，即D點(diǎn)。DE：T1進(jìn)入倒置放大狀態(tài)，保持VO=0.3V輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。關(guān)門電平電壓VOFF——是指輸出電壓下降到VOH（min）時(shí)對(duì)應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。開門電平電壓VON——是指輸出電壓下降到VOL（max）時(shí)對(duì)應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。

五管單元與非門+5VABCR1T1R2T2R3FR4R5T3T4T5“非”復(fù)合管形式與非門輸出級(jí)“與”1、無D存在，所以無PN結(jié)存儲(chǔ)電荷影響；2、采用復(fù)合管，實(shí)現(xiàn)電平位移，Q4不會(huì)進(jìn)入深度飽和，基極又有泄放電阻，使基區(qū)存儲(chǔ)電荷降低；3、復(fù)合管電流增益大，有利于對(duì)負(fù)載電容充電。1.任一輸入為低電平（0.3V）時(shí)“0.3”1V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

工作原理三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.6V）時(shí)飽和

六管單元與非門代替了四管、五管電路中的R31、T5導(dǎo)通時(shí)不分流；2、抗飽和，減小了T5的基區(qū)存儲(chǔ)電荷；3、比T5截止晚，泄放基區(qū)存儲(chǔ)電荷?？癸柡蚑TL與非門（STTL）肖特基箝位晶體管SBD陰極SBD陽極

將SBD接入普通三極管的基極和集電極之間，可有效地抑制三極管進(jìn)入深飽和狀態(tài)。隨基極偏置電流IB增加，T管將從放大狀態(tài)進(jìn)入飽和狀態(tài)。集電極電位VC隨IB上升而下降。當(dāng)三極管CE之間的電壓VCE降至0.3V時(shí)，VBC接近0.4V，SBD趨于導(dǎo)通，IB繼續(xù)增加的部分將被SBD旁路，三極管T的飽和深度不會(huì)再增加，確保三極管工作在淺飽和工作狀態(tài)。這樣當(dāng)三極管關(guān)斷時(shí)從飽和轉(zhuǎn)為截止的時(shí)間縮短了，從而使集成電路的開關(guān)速度得到提高。STTL電路形式優(yōu)點(diǎn)：電路延時(shí)降低，一般3ns，標(biāo)準(zhǔn)單元為10ns。缺點(diǎn)：飽和壓降大，所以低電平上升。

劃分隔離區(qū)1、NPN管集電極等電位時(shí)，可以共島；

基本原則：雙極電路元器件之間需要電隔離，只有當(dāng)它們所處的隔離島等電位時(shí)，才能共島。2、基區(qū)擴(kuò)散電阻原則上可以共島；3、基極電位相等的PNP管可以共島；4、共陰極SBD可以共島；陽極陰極SBD1SBD2R1R2R4R5R3GNDY2L8L7B5B4B3L6B2B1L5VCCA3A4A5L3L4Y1VCCA2L1L2A1+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

T3T4集電極等電位，可以共島。

多輸入TTL與非門隔離區(qū)劃分：T2T5T1LSTTL與非門隔離區(qū)劃分：

LSTTL門電路的邏輯擴(kuò)展1、集電極開路的與非門（OC門—OpenCollector）一、問題的提出標(biāo)準(zhǔn)TTL與非門進(jìn)行與運(yùn)算:&ABEF&CD&G1&ABEF&CDG

能否“線與”？+5VR4R2T3T4T5R3TTL與非門的輸出電阻很低。這時(shí)，直接線與會(huì)使電流i

劇烈增加。i

功耗

T4熱擊穿UOL

與非門2：

不允許直接“線與”與非門1

截止與非門2

導(dǎo)通UOHUOL與非門1：i+5VR4R2T3T4T5R3問題：TTL與非門能否直接線與？RLUCC集電極懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號(hào)應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RL。OC門結(jié)構(gòu)特點(diǎn)：RL

和UCC

可以外接。F=ABCOC門可以實(shí)現(xiàn)“線與”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一導(dǎo)通，則F=0。F1、F2、F3全截止，則F=1。輸出級(jí)RLUCCRLT5T5T5

F=F1F2F3

三態(tài)邏輯門（TSL）結(jié)構(gòu)：

三態(tài)門工作原理：G=0Q2截止Q5截止Q3、Q4截止輸出高阻態(tài)數(shù)據(jù)A、B不能輸出到輸出端G=1D3D4不起作用

電路恢復(fù)正常功能，數(shù)據(jù)可以輸送到輸出端

三態(tài)邏輯門用途E1E2E3公用總線三態(tài)門主要作為TTL電路與總線間的接口電路。工作時(shí)，E1、E2、E3分時(shí)接入高電平。附:門電路的常見邏輯符號(hào)

與門

或門

非門F=A?BF=A+B&ABFABFABFABF

ABFABF

A1FAFAFAF