半導(dǎo)體行業(yè)市場(chǎng)前景及投資研究報(bào)告：臺(tái)積電晶圓代工,從攻擂到守擂

2023年6月專(zhuān)題研究臺(tái)積電：晶圓代工霸主從攻擂到守擂核心觀點(diǎn)?

半導(dǎo)體作為人類(lèi)科技進(jìn)步的技術(shù)核心，過(guò)去一直按

“摩爾定律”前進(jìn)。智能手機(jī)芯片小型低功耗的要求顯著放大制程微型化的作用，臺(tái)積電沿著晶體管縮小的路徑屢試不爽，始終保持行業(yè)領(lǐng)先。尤其28nm后在FinFET技術(shù)上逐步甩開(kāi)競(jìng)爭(zhēng)對(duì)手，14nm以下基本處于市場(chǎng)壟斷地位。摩爾定律正接近物理極限使得晶體管微型化變得越來(lái)越困難，全周?chē)鷸艠O（GAA）技術(shù)為制程突破提供了可行解決方案。從各晶圓廠(chǎng)技術(shù)路徑規(guī)劃來(lái)看，2nm采用GAA成為業(yè)內(nèi)普遍選擇。?

終端市場(chǎng)需求從智能手機(jī)向人工智能轉(zhuǎn)變，高端需求集中在云端的高算力AI芯片，成本平衡的考量更凸顯。GAA解決了技術(shù)問(wèn)題，但伴隨著制程復(fù)雜性的增加和制造成本的劇增。芯片制造商要在推進(jìn)技術(shù)創(chuàng)新的同時(shí)考慮成本和可行性。封裝技術(shù)進(jìn)入3D世代，更小空間內(nèi)能包裝更多功能模塊，提供了摩爾定律之外新的技術(shù)路徑，以此來(lái)提升芯片性能。晶圓廠(chǎng)可通過(guò)優(yōu)化封裝和設(shè)計(jì)來(lái)降低成本，而無(wú)需依賴(lài)于制程的微型化，這一趨勢(shì)可能會(huì)弱化先進(jìn)制程的影響。?

三星和英特爾先后加入先進(jìn)制程的專(zhuān)業(yè)代工市場(chǎng)，行業(yè)競(jìng)爭(zhēng)格局可能變得更復(fù)雜。3nm節(jié)點(diǎn)三星選擇GAA以期實(shí)現(xiàn)追趕跨越式發(fā)展，臺(tái)積電則堅(jiān)守FinFET。英特爾分拆代工部門(mén)尋求對(duì)外代工業(yè)務(wù)擴(kuò)張，計(jì)劃2nm節(jié)點(diǎn)趕上臺(tái)積電且先進(jìn)封裝技術(shù)大力投入后望建立優(yōu)勢(shì)。這兩家有能力投入大量的資源來(lái)開(kāi)發(fā)新技術(shù)和提高產(chǎn)能，潛在可能導(dǎo)致競(jìng)爭(zhēng)加劇和產(chǎn)能過(guò)剩。成熟制程市場(chǎng)，

為代表的廠(chǎng)商正逆周期擴(kuò)張。美對(duì)華技術(shù)封鎖下中國(guó)設(shè)計(jì)廠(chǎng)商往先進(jìn)技術(shù)節(jié)點(diǎn)的遷移受阻，傾向更為成熟可行的替代方案。1晶圓代工市場(chǎng)規(guī)模1300億美金，成長(zhǎng)性高于半導(dǎo)體行業(yè)晶圓代工市場(chǎng)規(guī)模及占半導(dǎo)體市場(chǎng)比例1400132123%40%35%30%25%20%15%10%5%晶圓代工市場(chǎng)規(guī)模（億美金）同比增速占半導(dǎo)體市場(chǎng)規(guī)模比例120010008006004002000110120%87473672370265220%202019%48915%17%18%46816%40314%13%0%-5%20132014201520162017201820192021555920225741全球半導(dǎo)體市場(chǎng)規(guī)模及增速7000600050004000300020001000030%25%20%15%10%5%全球半導(dǎo)體市場(chǎng)規(guī)模（億美金）同比增速468841224404412333583352338930560%-5%-10%-15%2013201420152016201720182019202020212022：WSTS、IC

Insights2臺(tái)積電占據(jù)全球近60%市場(chǎng)份額：Counterpoint3半導(dǎo)體作為人類(lèi)科技進(jìn)步的技術(shù)核心，始終沿著摩爾定律前進(jìn)硅基半導(dǎo)體的技術(shù)演進(jìn)，每

18

-24

個(gè)月晶體管的數(shù)量翻倍帶來(lái)芯片性能提升一倍，或成本下降一半。十多年來(lái)，CPU和GPU的性能每?jī)赡甓喾€(wěn)步提高一倍，而晶體管密度每三年翻一番，能源效率用了近四年的時(shí)間才達(dá)到這一目標(biāo)，摩爾定律仍在前進(jìn)但在明顯放緩。半導(dǎo)體過(guò)去70年發(fā)展歷程4：AMD高端應(yīng)用場(chǎng)景下數(shù)字邏輯芯片追求先進(jìn)制程工藝5：互聯(lián)網(wǎng)臺(tái)積電一直保持工藝節(jié)點(diǎn)的領(lǐng)先地位0.5-0.35um0.18um0.13um/90

nm65nm45nm32nm/28

nm22nm通過(guò)3DFinFET增加了一個(gè)柵極14-5nm引入CMP化學(xué)機(jī)械拋光技術(shù)使芯片的截面有序STI前溝槽隔離技術(shù)，用氧化層隔開(kāi)各門(mén)路Cu代替Al金屬

引入Ge采用high-k值

第二代繼續(xù)FinFET成為互連線(xiàn)，采用BEOL集成工藝strained溝通，

絕緣層/金屬

HKMG，繼提高電子遷移效率柵極續(xù)改換更好的材料199519992001/2004200620082010/201120122014-20226：TSMC28nm后開(kāi)始逐步甩開(kāi)競(jìng)爭(zhēng)對(duì)手生產(chǎn)各制程的廠(chǎng)商180

nmIntel130

nmIntel90nmIntel65nmIntel45/40

nmIntel32/28

nmIntel22/20

nmIntel16/14

nmIntel10nmIntel7nmIntel5nmTSMC3nmTSMCTSMCSamsungAMDTSMCSamsungAMDTSMCSamsungAMDTSMCSamsungGFTSMCSamsungGFTSMCSamsungGFTSMCSamsungGFTSMCSamsungGFTSMCSamsungTSMCSamsungSamsungSamsungIBMIBMIBMIBMIBMIBMIBMSTSTSTSTSTSTUMCUMCUMCUMCPanasonicTIUMCPanasonicTIUMCPanasonicTIPanasonicTIPanasonicTIPanasonicFujitsuToshibaSMICNECFujitsuToshibaSMICNECFujitsuToshibaSMICNECFujitsuToshibaSMICNECFujitsuToshibaSMICNECFreescaleSharpFreescaleSharpFreescaleSharpInfineonSonyInfineonSonyInfineonSonyCypressHitachiONCypressHitachiONCypressAtmelAtmel7：弘則研究整理14nm以下技術(shù)節(jié)點(diǎn)處于市場(chǎng)壟斷??14nm以下（10nm、7nm、5nm）技術(shù)節(jié)點(diǎn)臺(tái)積電占據(jù)絕對(duì)領(lǐng)先地位，聯(lián)電、格芯、等晶圓技術(shù)水平尚未達(dá)到。即使是三星也主要是內(nèi)部手機(jī)芯片代工需求，體量不足臺(tái)積電的10%。3nm節(jié)點(diǎn)將在2023年下半年規(guī)模量產(chǎn)，主要為蘋(píng)果新一代手機(jī)芯片，2nm節(jié)點(diǎn)將在2025年規(guī)模量產(chǎn)。三星、intel的技術(shù)節(jié)點(diǎn)規(guī)劃跟臺(tái)積電基本一致，目標(biāo)擴(kuò)大先進(jìn)制程的代工市場(chǎng)。16/28nm及以上的成熟制程方面，臺(tái)積電的規(guī)模在360-370億美金，超過(guò)聯(lián)電、格芯、中芯以及三星的總和（約300億美金）。三星之外，其他晶圓代工廠(chǎng)正大力擴(kuò)產(chǎn)成熟工藝的產(chǎn)能或加劇市場(chǎng)競(jìng)爭(zhēng)。頭部晶圓代工廠(chǎng)不同制程的收入規(guī)模三星半導(dǎo)體代工整體規(guī)模估計(jì)180億美金，其中一半是對(duì)內(nèi)業(yè)務(wù)，另外一半大概90億美金是對(duì)外提供代工服務(wù)的收入8：弘則研究整理最先進(jìn)的兩代制程工藝合計(jì)貢獻(xiàn)占比過(guò)50%臺(tái)積電維持先進(jìn)制程工藝的領(lǐng)先，依靠先進(jìn)工藝的迭代推動(dòng)成長(zhǎng)。從歷史看，一般最為先進(jìn)的兩代制程貢獻(xiàn)占比合計(jì)超過(guò)50%，而最先進(jìn)一代貢獻(xiàn)占比超過(guò)30%后將會(huì)推出下一代工藝。臺(tái)積電營(yíng)收按制程占比0.25um+0.15/0.18um0.11/0.13um90nm65nm40/45nm28nm16/20nm10nm7nm5nm100%80%60%40%20%0%兩代占比50%+最新一代占比30%+9：TSMC高通再度轉(zhuǎn)單臺(tái)積電，4nm三星戰(zhàn)敗而臺(tái)積電彰顯霸主地位?2014年蘋(píng)果A8從三星轉(zhuǎn)單至臺(tái)積電20nm工藝，佐證當(dāng)時(shí)臺(tái)積電在先進(jìn)制程上的技術(shù)優(yōu)勢(shì)。到10nm節(jié)點(diǎn)后，格芯和聯(lián)電考慮到成本、回報(bào)率等因素暫緩研發(fā)進(jìn)度。高端市場(chǎng)，剩下臺(tái)積電和三星的對(duì)決。實(shí)際上，三星開(kāi)發(fā)10nm領(lǐng)先6個(gè)月甚至1年但并未帶來(lái)訂單。從客戶(hù)角度看，希望穩(wěn)定且沒(méi)有任何技術(shù)問(wèn)題的產(chǎn)品，而不是技術(shù)更先進(jìn)的產(chǎn)品。顯然，三星的優(yōu)化能力與代工市場(chǎng)要求匹配度不如臺(tái)積電。這也導(dǎo)致后來(lái)競(jìng)爭(zhēng)策略的改變，2017三星將晶圓代工業(yè)務(wù)獨(dú)立出來(lái)。?2021年高通將驍龍888轉(zhuǎn)移給三星5nm工藝，驍龍8

Gen1由三星4nm工藝節(jié)點(diǎn)制造。但三星4nm制造的驍龍8

Gen1表現(xiàn)不佳，高通主力產(chǎn)品驍龍8+

Gen1、驍龍8

Gen2等轉(zhuǎn)單臺(tái)積電代工，甚至另一顆重磅芯片SM7475(驍龍7+或者驍龍7

Gen2)同樣該由臺(tái)積電4nm代工。高通轉(zhuǎn)單的關(guān)鍵點(diǎn)在于，據(jù)悉三星代工的驍龍8Gen1的成品率為35%左右，而臺(tái)積電的良率則超過(guò)

70%以上，由臺(tái)積電采用4nm制造技術(shù)生成的芯片更節(jié)能、更高效能。同樣制程下聯(lián)發(fā)科芯片測(cè)試性能顯著優(yōu)于高通。10：弘則研究整理先進(jìn)制程技術(shù)規(guī)劃，3nm/2nm對(duì)決GAA?

臺(tái)積電、三星、intel的規(guī)劃來(lái)看，2022-2023年進(jìn)入3nm節(jié)點(diǎn)，2025年進(jìn)入2nm商業(yè)化階段。其中三星和臺(tái)積電之間的競(jìng)爭(zhēng)明顯，臺(tái)積電3nm仍將堅(jiān)持采用經(jīng)過(guò)精細(xì)改良的FinFET晶體管技術(shù)，三星則選擇GAAFET技術(shù)。從時(shí)間節(jié)點(diǎn)上看，臺(tái)積電在3nm繼續(xù)保持市場(chǎng)領(lǐng)先地位，并獲得全球最大客戶(hù)A的訂單，從23年下半年貢獻(xiàn)收益。?

三星晶圓代工業(yè)務(wù)于2017年作為獨(dú)立實(shí)體開(kāi)始運(yùn)營(yíng)，當(dāng)時(shí)大約有30個(gè)客戶(hù)而目前這個(gè)數(shù)字已增長(zhǎng)到100多個(gè)（臺(tái)積電有500個(gè)客戶(hù)）。三星正在進(jìn)行積極投資以增加產(chǎn)能，目前產(chǎn)能分布在韓國(guó)京畿道和德克薩斯州奧斯汀的五個(gè)工廠(chǎng)，未來(lái)投入運(yùn)營(yíng)的增加韓國(guó)平澤，德克薩斯州泰勒的工廠(chǎng)，預(yù)計(jì)到2026年產(chǎn)能可以增加一倍。三星最近的高端制程訂單主要來(lái)自高通和AMD，包括5nm用于高通的Snapdragon

8Gen1SOC和AMD的Chromebook處理器，以及用于高通下一代SoC和AMD即將發(fā)布的CPU/GPU的3nm芯片。?

英特爾過(guò)去幾年遭遇制程突破的困境，技術(shù)方面布局先進(jìn)封裝等工藝以提升芯片性能。7nm節(jié)點(diǎn)已經(jīng)量產(chǎn)，規(guī)劃的intel

20A（對(duì)標(biāo)臺(tái)積電3nm）、18A（2nm）將分別于2024/2025年量產(chǎn)。11：弘則研究整理臺(tái)積電的技術(shù)路徑圖：22年3nm，25年2nm臺(tái)積電的3nm工藝（N3）計(jì)劃于2022年下半年進(jìn)入量產(chǎn)，

2nm工藝（N2）計(jì)劃于2025年下半年開(kāi)始大規(guī)模生產(chǎn)。2nm節(jié)點(diǎn)將采用新的晶體管技術(shù)Nanosheet。12：TSMC3nm堅(jiān)守FinFET，2nm轉(zhuǎn)向GAA3nm工藝（N3）計(jì)劃于2022年下半年進(jìn)入量產(chǎn)。與N5工藝相比，N3工藝承諾在相同功耗水平下提高10-15%的性能，或者在相同的晶體管速度下降低25-30%的功耗。同時(shí)，N3工藝也承諾將邏輯區(qū)域密度提高1.7倍。2nm工藝（N2）計(jì)劃于2025年下半年開(kāi)始大規(guī)模生產(chǎn)。N2工藝采用全新的納米片晶體管（GAAFETs）和背面電源鐵路，這兩種創(chuàng)新都服務(wù)于提高節(jié)點(diǎn)的性能-瓦特特性。與TSMC的N3E相比，基于納米片的N2節(jié)點(diǎn)可以在相同的功耗和復(fù)雜性下提供10%到15%更高的性能，以及在相同的頻率和晶體管計(jì)數(shù)下降低25%到30%的功耗。新的節(jié)點(diǎn)只將芯片密度增加了大約1.1倍。13：TSMCGAA晶體管技術(shù)是突破2nm物理極限的潛在方案在半導(dǎo)體制程技術(shù)中，2nm確實(shí)被視為可能的物理極限。因?yàn)楫?dāng)晶體管的尺寸縮小到這個(gè)程度時(shí)，量子效應(yīng)開(kāi)始變得顯著，可能會(huì)導(dǎo)致電子的行為變得不可預(yù)測(cè)。這種現(xiàn)象被稱(chēng)為量子隧道效應(yīng)，它可能會(huì)導(dǎo)致電子“跳躍”到它們不應(yīng)該去的地方，從而導(dǎo)致芯片的性能下降。全周?chē)鷸艠O（GAA）晶體管是一種新型的晶體管設(shè)計(jì)，它可以在更小的制程下提供更好的性能。在GAA晶體管中，柵極材料包圍了晶體管的源和漏，從而提供了更好的電流控制。這可以幫助減少量子隧道效應(yīng)，從而使得在2nm甚至更小的制程下的芯片制造成為可能。臺(tái)積電和三星在3nm制程工藝上的主要區(qū)別是在于采用的晶體管結(jié)構(gòu)類(lèi)型。臺(tái)積電的3nm制程繼續(xù)使用FinFET晶體管，并依賴(lài)“創(chuàng)新特性”來(lái)實(shí)現(xiàn)全節(jié)點(diǎn)規(guī)模的擴(kuò)展。而三星的3nm制程則采用了GAA（Gate-all-around）晶體管結(jié)構(gòu)。臺(tái)積電則選擇在2nm節(jié)點(diǎn)應(yīng)用GAA（對(duì)應(yīng)臺(tái)積電Nanosheet晶體管技術(shù)）。臺(tái)積電被廣泛認(rèn)為是一個(gè)保守但穩(wěn)定的制程技術(shù)開(kāi)發(fā)者，他們傾向于確保新技術(shù)的成熟和可靠性，然后再進(jìn)行部署，而不是急于將新技術(shù)推向市場(chǎng)。這種方法可以降低技術(shù)失敗的風(fēng)險(xiǎn)，提高其芯片的產(chǎn)量和質(zhì)量，從而確?？蛻?hù)的滿(mǎn)意度。例如，三星在2018年開(kāi)始在其7nm工藝中使用EUV，然而臺(tái)積電選擇等待。直到EUV工具的穩(wěn)定性和成熟性得到確認(rèn)，以及相關(guān)問(wèn)題得到解決或至少得到確定，才在2019年的N7+工藝中開(kāi)始使用EUV。這種謹(jǐn)慎的方法有助于臺(tái)積電確保其制程技術(shù)的穩(wěn)定性和可預(yù)測(cè)性，從而提供高質(zhì)量的芯片給其客戶(hù)。14：TSMC、Samsung三星的技術(shù)路徑圖：22年3nm

GAA，25年2nm三星在2022年量產(chǎn)3nm工藝，計(jì)劃在2024年推出第二代3nm工藝技術(shù)的半導(dǎo)體芯片（SF3）。2025年計(jì)劃量產(chǎn)2nm芯片，2027年將推出1.4nm工藝技術(shù)。三星是業(yè)內(nèi)率先應(yīng)用GAA技術(shù)到3nm量產(chǎn)。15：SamsungIntel的技術(shù)路徑圖：24年3nm、25年2nmIntel在22年下半年投產(chǎn)intel4（7nm），預(yù)計(jì)在2023年下半年投產(chǎn)Intel

3（第二代7nm）。Intel

20A（對(duì)標(biāo)臺(tái)積電3nm）將于2024年投產(chǎn)；Intel

18A（對(duì)標(biāo)臺(tái)積電2nm）預(yù)計(jì)在2025年投產(chǎn)。Intel20從FinFET轉(zhuǎn)向全包圍柵極（GAA）晶體管稱(chēng)為RibbonFETs，此外將首次推出一種新的PowerVia技術(shù)。Intel

18A將使用ASML的最新設(shè)備High-NA

EUV。據(jù)此規(guī)劃來(lái)看，Intel在3nm節(jié)點(diǎn)仍將落后于競(jìng)爭(zhēng)對(duì)手，2nm有望追上。16：Intel分拆代工業(yè)務(wù)實(shí)行IDM2.0模式Intel拆分晶圓制造業(yè)務(wù)推行IDM

2.0模式。分拆出來(lái)的IFS代工部門(mén)既能接自己的訂單，也能接外界的訂單，跟臺(tái)積電、三星搶市場(chǎng)。該模式有點(diǎn)類(lèi)似現(xiàn)在的三星，半導(dǎo)體制造業(yè)務(wù)承接內(nèi)外訂單。英特爾CFO指出2024年IFS代工業(yè)務(wù)能實(shí)現(xiàn)200億美元的營(yíng)收。英特爾認(rèn)為2025年量產(chǎn)的18A工藝重新獲得市場(chǎng)領(lǐng)先地位，并持續(xù)在先進(jìn)領(lǐng)域加大投入，未來(lái)保持在代工領(lǐng)域的競(jìng)爭(zhēng)力。此外，2023年將完成收購(gòu)晶圓代工廠(chǎng)TowerSemiconductor，并計(jì)劃擴(kuò)大產(chǎn)能投資。17：Intel大力投入代工產(chǎn)能擴(kuò)張，重點(diǎn)布局美國(guó)市場(chǎng)臺(tái)積電：1）美國(guó)亞利桑那州建設(shè)晶圓廠(chǎng)，生產(chǎn)采用4納米和3納米工藝的芯片，預(yù)計(jì)將于2024年和2026年開(kāi)始大規(guī)模生產(chǎn)。投資規(guī)模將會(huì)超過(guò)400億美金。2）日本建立了兩個(gè)晶圓廠(chǎng)，使用12納米、16納米和22納米工藝以及28納米專(zhuān)業(yè)技術(shù)，預(yù)計(jì)在2024年開(kāi)始商業(yè)化生產(chǎn)，在2025年將建立5納米和10納米的晶圓廠(chǎng)。3）選擇在德國(guó)半導(dǎo)體中心德累斯頓建造晶圓廠(chǎng)，計(jì)劃于2025年投產(chǎn)。4）臺(tái)積電在中國(guó)臺(tái)灣建設(shè)的3納米及2納米晶圓廠(chǎng)合計(jì)將超過(guò)10座，以先進(jìn)制程月產(chǎn)能3萬(wàn)片晶圓廠(chǎng)投資金額約200億美元估算，總投資金額將超過(guò)2000億美元。三星：1）三星23年資本支出不會(huì)減少，集中先進(jìn)技術(shù)節(jié)點(diǎn)的DDR5、LPDDR5x和Gate-All-Around

(GAA)工藝。3nm第二代工藝正在快速推進(jìn)。2）三星電子預(yù)計(jì)到2027年，其晶圓代工業(yè)務(wù)營(yíng)收將增加為2021年的3倍。為了滿(mǎn)足企業(yè)客戶(hù)定制芯片的需求，三星將擴(kuò)大其在首爾南部的坪澤的生產(chǎn)線(xiàn)，并可能在美國(guó)建立新的工廠(chǎng)。3）計(jì)劃投資約2300億美元在韓國(guó)建立五個(gè)新的存儲(chǔ)器和代工工廠(chǎng)，這些投資將在2042年之前完成。3）三星已經(jīng)在美國(guó)德克薩斯州奧斯汀運(yùn)營(yíng)一個(gè)代工芯片設(shè)施，并且宣布在德克薩斯州泰勒投資170億美元，將于2024年開(kāi)始用3nm節(jié)點(diǎn)進(jìn)行大批量生產(chǎn)

。此外，考慮投資2000億美元在德克薩斯州建立另外11個(gè)芯片工廠(chǎng)。2023capex2021年規(guī)模2022年規(guī)模758億美金94億美金2022產(chǎn)能2023產(chǎn)能2021capex

2022capex1500-1600

1600-1700萬(wàn)片/年

萬(wàn)片/年320-360億美金臺(tái)積電

570億美金300億美金

363億美金三星代工業(yè)務(wù)295億美金

390億美金

390億美金（含存儲(chǔ)）

（含存儲(chǔ)）

（含存儲(chǔ)）83億美金18：弘則研究整理終端市場(chǎng)需求從智能手機(jī)轉(zhuǎn)向人工智能2017之前的十年，智能機(jī)要求性能更高、面積更小，功耗更低的芯片，蘋(píng)果、高通、等頭部廠(chǎng)商均選擇臺(tái)積電作為代工廠(chǎng)商。2017年以后HPC占比明顯提升，云計(jì)算尤其是AI技術(shù)發(fā)展驅(qū)動(dòng)服務(wù)器等高性能計(jì)算需求，英偉達(dá)、AMD等廠(chǎng)商同樣首選臺(tái)積電合作。臺(tái)積電營(yíng)收按下游應(yīng)用領(lǐng)域占比IoTSmartphoneConsumerIndustrial/StandardHighPerformanceComputingAutomotiveOthers70%60%50%40%30%20%10%0%智能手機(jī)人工智能19：TSMCAI的需求向云端和專(zhuān)業(yè)方向遷移，成本控制重要性凸顯203nm晶圓廠(chǎng)投資成本高達(dá)200億美金，先進(jìn)制程邊際成本急增芯片設(shè)計(jì)成本為實(shí)現(xiàn)高性能計(jì)算，調(diào)整每個(gè)矢量變得越來(lái)越困難。芯片設(shè)計(jì)更加復(fù)雜；先進(jìn)制程的投資額大幅提升，5萬(wàn)片晶圓的5nm產(chǎn)能設(shè)備投資額達(dá)到150億美金，相應(yīng)的帶來(lái)生產(chǎn)成本的抬升；此外芯片大尺寸會(huì)帶來(lái)良率問(wèn)題。在各個(gè)方面綜合起來(lái)發(fā)現(xiàn)經(jīng)濟(jì)性遠(yuǎn)不如前，全球領(lǐng)先的晶圓制造商臺(tái)積電、英特爾、三星等正從其他技術(shù)線(xiàn)路突破性能瓶頸，chiplet、3D先進(jìn)封裝等新興方向正受到越來(lái)越高的重視。不同制程工藝下芯片制造成本每5萬(wàn)片晶圓產(chǎn)能的設(shè)備投資（百萬(wàn)美元）21：招股書(shū)、AMDChiplet架構(gòu)設(shè)計(jì)結(jié)合封裝工藝，降低制造成本由于單顆芯片面積越大，良率越低，相應(yīng)成本越高。Chiplet也稱(chēng)“小芯片”或“芯粒”，它是一種功能電路塊，包括可重復(fù)使用的IP塊（芯片中具有獨(dú)立功能的電路模塊的成熟設(shè)計(jì)，也可以理解為芯片設(shè)計(jì)的中間構(gòu)件）。該技術(shù)是將一個(gè)功能豐富且面積較大的芯片裸片（die）拆分成多個(gè)芯粒（chiplet），這些預(yù)先生產(chǎn)好的、能實(shí)現(xiàn)特定功能的芯粒組合在一起，通過(guò)先進(jìn)封裝的形式（比如3D封裝）被集成封裝在一起即可組成一個(gè)系統(tǒng)芯片。模塊化設(shè)計(jì)思路可以提高芯片研發(fā)速度，降低研發(fā)成本。一些經(jīng)過(guò)驗(yàn)證且技術(shù)成熟的芯?？梢灾貜?fù)使用，這樣做既減少了企業(yè)的設(shè)計(jì)時(shí)間和成本。通過(guò)把大芯片分割成芯粒，可有效改善生產(chǎn)的良率，降低制造成本?？筛鶕?jù)不同IP的需求，選擇適合的工藝節(jié)點(diǎn)。在目前的單硅片系統(tǒng)里，系統(tǒng)只能在一個(gè)工藝節(jié)點(diǎn)上實(shí)現(xiàn)。而對(duì)于很多功能來(lái)說(shuō)，使用成本高風(fēng)險(xiǎn)大的最新工藝既沒(méi)有必要又非常困難。于追求性能極限的模塊，比如高性能CPU，可以使用最新工藝；而特殊的功能模塊，比如存儲(chǔ)器，模擬接口和一些專(zhuān)用，則可以按照需求選擇性?xún)r(jià)比最高的方案?；赾hiplet的異構(gòu)應(yīng)用處理器基于chiplet設(shè)計(jì)芯片的優(yōu)勢(shì)22：互聯(lián)網(wǎng)、弘則研究臺(tái)積電先進(jìn)封裝工藝平臺(tái)

3DFabricInFo封裝工藝InFO(Integrated

Fan-out)基于晶圓封裝工藝的2D集成。2016年iphone7系列主芯片A10開(kāi)始采用臺(tái)積電InFo工藝。CoWoS封裝工藝CoWoS-S（chip-on-wafer-on

substratewith

silicon

interposer）采用TSV（硅通孔）和硅中介層重新布線(xiàn)的2.5D集成工藝。2022年蘋(píng)果m1ultra采用臺(tái)積電CoWoS封裝工藝，

AMD、NVIDIA、Xilinx，采用臺(tái)積電

CoWoS

封裝技術(shù)開(kāi)發(fā)出云端先進(jìn)芯片。23：TSMC前道SoIC實(shí)現(xiàn)芯片垂直堆疊互聯(lián)，后道通過(guò)InFO和CoWoS構(gòu)成3D先進(jìn)封裝技術(shù)SoIC（System

on

Integrated

Chips）是一種臺(tái)積電創(chuàng)新的多芯片堆棧技術(shù)，通過(guò)tsv實(shí)現(xiàn)芯片垂直堆疊互聯(lián)互通。3DFabric

中臺(tái)積電把封裝技術(shù)分成前、后兩個(gè)階段：前端封裝

(Front-end

3D)：SoIC

技術(shù)是在晶圓上，將同質(zhì)或異構(gòu)小晶片都整合到一個(gè)類(lèi)似

SoC的晶片中，該晶片有更小的面積和更薄的外形。在外觀上，新晶片就像普通的

SoC

一樣，但嵌入了所需的異質(zhì)整合功能。這種前端封裝技術(shù)，是在設(shè)計(jì)階段就要考量并協(xié)同設(shè)計(jì)。由于本質(zhì)就是在做一顆

SoC

晶片，因此只有晶圓廠(chǎng)可以做，且必須搭配后端封測(cè)技術(shù)不可單獨(dú)存在。后端封裝

(Back-end

3D)：前端封裝完成的

SoIC晶片，必須搭配原有的立體封裝技術(shù)，像是臺(tái)積電的

CoWoS和

InFO。而相關(guān)后端封裝技術(shù)也是其他封測(cè)廠(chǎng)商積極跨入的領(lǐng)域，未必是晶圓廠(chǎng)獨(dú)家生意。24：TSMCIntel同樣部署2.5/3D封裝技術(shù)??晶圓制造大廠(chǎng)主導(dǎo)開(kāi)發(fā)的異構(gòu)整合先進(jìn)封整產(chǎn)品均已開(kāi)始提供服務(wù)，像臺(tái)積電從CoWoS、InFO，到SoIC，已經(jīng)累積豐富的先進(jìn)封裝經(jīng)驗(yàn)，形成3DFabric平臺(tái)；臺(tái)積電透過(guò)3D

Fabric平臺(tái)，整合2.5／3D先進(jìn)封裝技術(shù)，為頂級(jí)客戶(hù)客制最佳化產(chǎn)品，透過(guò)綁定先進(jìn)制程，提供先進(jìn)制程代工到先進(jìn)封裝的一條龍服務(wù)，主要產(chǎn)品類(lèi)別為HPC高效能運(yùn)算與高階智慧型手機(jī)芯片。Intel發(fā)展先進(jìn)封裝技術(shù)

IDM

2.0，陸續(xù)推出2.5D封裝的嵌入式多芯片互連橋接（EmbeddedMulti-dieInterconnectBridge,

EMIB）技術(shù)、3D堆疊的Foveros技術(shù)，以及整合2.5D與3D封裝的共嵌入式多芯片互連橋接Co-EMIB技術(shù)。Intel的Foveros

封裝技術(shù)利用3D堆疊整合不同的邏輯芯片，為IC設(shè)計(jì)公司提供了很大的靈活性，允許其將不同技術(shù)的IP

區(qū)塊與各種記憶體和I/O

元件混合和搭配。Intel的Foveros可以讓芯片產(chǎn)品分解成更小的小芯片(chiplets)

或細(xì)芯片(tiles)，其中I/O、SRAM

和電源傳輸電路整合在基礎(chǔ)芯片中，而高性能邏輯小芯片則是堆疊在頂部。：Intel25AMD和NVDIA的新一代芯片已經(jīng)采用先進(jìn)封裝工藝AMD的Zen

3Ryzen

cpu采用3D設(shè)計(jì)NVIDIA的超級(jí)芯片將CPU、GPU和HBM共封裝先進(jìn)封裝面向高性能計(jì)算提供低成本方案：TSMC、AMD、NVIDIA英特爾和臺(tái)積電主導(dǎo)先進(jìn)封裝工藝投資2021年先進(jìn)封裝資本支出英特爾在2.5D/3D封裝領(lǐng)域的資本支出近兩邊分別達(dá)35億/47億美元，主要投入Foveros及EMIB等先進(jìn)封裝技術(shù)研發(fā)及產(chǎn)能擴(kuò)建。英特爾認(rèn)為3D封裝能延續(xù)摩爾定律，給予設(shè)計(jì)人員橫跨散熱、功耗、高速信號(hào)傳遞和互連密度的選項(xiàng)，最大化和最佳化產(chǎn)品效能。在最新一代Sapphire

Rapids系列服務(wù)器CPU。臺(tái)積電在2.5D/3D封裝方面已推出CoWoS及InFO等技術(shù)并進(jìn)入量產(chǎn)，近兩年資本支出達(dá)30億/40億美元，位居全球第二，將擴(kuò)大系統(tǒng)整合芯片（SoIC）中多種3D

Fabric平臺(tái)先進(jìn)封裝技術(shù)推進(jìn)及產(chǎn)能建置。臺(tái)積電往協(xié)同優(yōu)化設(shè)計(jì)的領(lǐng)域努力，從設(shè)計(jì)到封裝的垂直整合，并與

IC設(shè)計(jì)客戶(hù)有更緊密的合作關(guān)系。包括蘋(píng)果、聯(lián)發(fā)科、AMD、賽靈思、博通、英偉達(dá)等大客戶(hù)都已經(jīng)采用臺(tái)積電的先進(jìn)封裝技術(shù)。2022年先進(jìn)封裝資本支出：yole

2720-21年經(jīng)歷過(guò)一輪強(qiáng)上行周期，22年開(kāi)始下行23年見(jiàn)底臺(tái)積電季度營(yíng)收變化（億新臺(tái)幣）70006000500040003000200010000營(yíng)收同比增長(zhǎng)60%50%40%30%20%10%0%1、半導(dǎo)體呈現(xiàn)每四年一輪的周期特點(diǎn)，由摩爾定律（每1.5-2年的技術(shù)迭代）和擴(kuò)產(chǎn)周期決定，周期波動(dòng)幅度跟市場(chǎng)需求，供需錯(cuò)配等因素關(guān)聯(lián)。20-21年半導(dǎo)體進(jìn)入上行景氣周期，22年進(jìn)入下行趨勢(shì)，預(yù)計(jì)23年下半年見(jiàn)底。-10%-20%全球半導(dǎo)體市場(chǎng)訂單總規(guī)模（三月移動(dòng)平均，億美元）600500400300200100040%訂單規(guī)模同比增速2、近四年時(shí)間，半導(dǎo)體供應(yīng)鏈遭遇全球疫情和美對(duì)華技術(shù)封鎖等事件，顯著加劇了供需錯(cuò)配，影響產(chǎn)能供給的有效釋放。造成半導(dǎo)體終端市場(chǎng)價(jià)格的劇烈波動(dòng)。30%20%10%0%-10%-20%-30%：TSMC、WSTS

28產(chǎn)出增加驅(qū)動(dòng)成長(zhǎng)，近年來(lái)價(jià)格抬升顯著臺(tái)積電季度盈利能力變化毛利率

凈利率營(yíng)收、單價(jià)、出貨量同比變化70%60%50%40%30%20%10%0%營(yíng)收同比增速產(chǎn)出同比增速單價(jià)同比增速40%35%30%25%20%15%10%5%0%2013

2014

2015

2016

2017

2018

2019

2020

2021

2022-5%-10%臺(tái)積電晶圓單價(jià)（美元/12寸晶圓）臺(tái)積電晶圓出貨量（等效12寸晶圓，百萬(wàn)片）6000500040003000200010000450400350300250200150100500：TSMC

29產(chǎn)能擴(kuò)張相對(duì)穩(wěn)健，保持大個(gè)位數(shù)的增長(zhǎng)臺(tái)積電晶圓代工產(chǎn)能擴(kuò)張臺(tái)積電晶圓產(chǎn)出及稼動(dòng)率產(chǎn)能（萬(wàn)片，12寸晶圓當(dāng)量）增速16001400120010008006004002000出貨量（12寸折算，萬(wàn)片）產(chǎn)能利用率120%100%80%60%40%20%0%1800160014001200100080016%14%12%10%8%6%6004%4002%20000%2012

2013

2014

2015

2016

2017

2018

2019

2020

2021

20222012

2013

2014

2015

2016

2017

2018

2019

2020

2021

2022

2023臺(tái)積電目前擁有4座十二寸超大晶圓、4座八寸晶圓廠(chǎng)和1座六吋晶圓廠(chǎng)，并擁有100%控股的臺(tái)積電（南京）包括1座十二寸晶圓廠(chǎng)，兩家海外子公司—WaferTech美國(guó)子公司、臺(tái)積電（中國(guó)）有的八寸晶圓廠(chǎng)產(chǎn)能支援。目前正在美國(guó)、日本建設(shè)晶圓廠(chǎng)，規(guī)劃德國(guó)投資晶圓廠(chǎng)。：TSMC

30資本擴(kuò)張行為明顯更為積極臺(tái)積電季度CAPEX規(guī)模（億新臺(tái)幣）400035003000250020001500100050090%80%70%60%50%40%30%20%10%0%CAPEX占營(yíng)收比例0四個(gè)季度移動(dòng)平均（億歐元，億新臺(tái)幣）3000250020001500100050070臺(tái)積電capexASML收入60504030201000：TSMC、ASML

31晶圓代工進(jìn)入產(chǎn)能競(jìng)爭(zhēng)，紛紛開(kāi)啟逆周期投資三星capex（萬(wàn)億韓元）英特爾capex（億美金）2018161412108807060504030201006420聯(lián)華電子capex（億新臺(tái)幣）capex（億美金）300181614121082502001501005064200：Samsung、UMC、Intel、SMIC32庫(kù)存由終端向渠道環(huán)節(jié)逐步回歸良性，代工稼動(dòng)率低位待回暖結(jié)合晶圓代工、存儲(chǔ)芯片、模擬、功率等半導(dǎo)體領(lǐng)域的調(diào)研情況，半導(dǎo)體產(chǎn)業(yè)庫(kù)存從終端向渠道逐步回歸良性，Q2終端正常而渠道庫(kù)存仍處高位，預(yù)計(jì)Q3~Q4渠道庫(kù)存也將回落至正常水位。全球半導(dǎo)體訂單數(shù)據(jù)表明，月度同比降幅不再擴(kuò)大。預(yù)計(jì)下半年同比降幅收窄，走過(guò)最為低迷時(shí)段。三星半導(dǎo)體代工情況調(diào)研（23年5月）制程節(jié)點(diǎn)需求情況低產(chǎn)能利用率下游市場(chǎng)5nm,6nm,7nm,8nm<40%礦機(jī)、AI、GPU等高性能計(jì)算領(lǐng)域基帶類(lèi)、網(wǎng)通交換機(jī)類(lèi)、PCIe

Switch、主板控制芯片、UFS3.1/4.0、memory

controller、FPGA等功耗要求不高的產(chǎn)品14nm/16nm高>70%<50%MCU、RF、小的FPGA、小的GPU、FDSOI、OLED屏幕驅(qū)動(dòng)IC、CIS等28nm中等低NFC（45nm）、大屏Panel

DDIC（65nm）、中端手機(jī)攝像頭CIS（65nm）40nm/50nm：弘則研究整理

33海外半導(dǎo)體大廠(chǎng)預(yù)計(jì)Q3庫(kù)存周期見(jiàn)底，AI需求出現(xiàn)且趨勢(shì)樂(lè)觀公司Q2預(yù)期產(chǎn)業(yè)趨勢(shì)判斷23年凈銷(xiāo)售額預(yù)計(jì)同比增長(zhǎng)25%客戶(hù)仍看到個(gè)人電腦和智能手機(jī)消費(fèi)市場(chǎng)需求疲軟，數(shù)據(jù)中心需求增長(zhǎng)放緩，而汽車(chē)和工業(yè)等仍然強(qiáng)勁，他們預(yù)計(jì)半導(dǎo)體庫(kù)存將在2023H1重新平衡，2023H2業(yè)務(wù)有望反彈。22財(cái)報(bào)ASML2023年凈銷(xiāo)售額將比2022年增長(zhǎng)

25%以上各項(xiàng)運(yùn)營(yíng)數(shù)據(jù)均高于預(yù)期?？吹讲煌K端市場(chǎng)的需求信號(hào)不一?？傮w需求仍然超過(guò)了今年的產(chǎn)能，積壓訂單總額超過(guò)了389億歐元。23Q1預(yù)計(jì)23年晶圓設(shè)備行業(yè)規(guī)模為750億美元，低于22年的950億美元。NAND和DRAM減少擴(kuò)產(chǎn)計(jì)劃并下調(diào)產(chǎn)能利用率22財(cái)報(bào)23Q1拉姆研究英特爾下調(diào)Q2預(yù)期，預(yù)計(jì)客戶(hù)部分支出延期到下半年預(yù)計(jì)23年晶圓設(shè)備行業(yè)規(guī)模為700億美元。全年存儲(chǔ)設(shè)備資本支出同比下滑50%，客戶(hù)仍在調(diào)整產(chǎn)能和庫(kù)存。預(yù)計(jì)第一季度服務(wù)器環(huán)比和同比下降速度加快，23年上半年服務(wù)器同比下降，在下半年恢復(fù)增長(zhǎng)。個(gè)人電腦消費(fèi)量估計(jì)為2.70億至2.95億臺(tái)，鑒于第一季度持續(xù)存在不確定性這一區(qū)間的下限可能性大。23Q1業(yè)績(jī)指引營(yíng)收yoy-43-37%，qoq-25-18%22財(cái)報(bào)PC市場(chǎng)在第一季度耗盡大量庫(kù)存，并有望在第二季度末保持健康水平。服務(wù)器方面，第一季度消費(fèi)