沈陽工業(yè)大學(xué)數(shù)字電子技術(shù)第4章1

數(shù)字電子技術(shù)主講人

沈陽工業(yè)大學(xué)軟件學(xué)院

ShenyangUniversityofTechnology王德新第四章同步時(shí)序電路的分析第四章

同步時(shí)序電路的分析4同步時(shí)序電路的分析

學(xué)習(xí)要點(diǎn)

掌握時(shí)序邏輯電路的分析方法，能熟練分析計(jì)數(shù)器等常用時(shí)序邏輯電路

理解寄存器、計(jì)數(shù)器等時(shí)序邏輯電路的工作原理和邏輯功能

了解寄存器、計(jì)數(shù)器等中規(guī)模集成電路的使用方法內(nèi)容

4.2雙穩(wěn)態(tài)元件

4.3同步時(shí)序電路的分析方法

4.4寄存器

4.5計(jì)數(shù)器

4.1時(shí)序電路概述第四章

同步時(shí)序電路的分析4同步時(shí)序電路的分析4.1時(shí)序電路概述

數(shù)字邏輯電路可分為兩大類

組合電路的輸出僅由當(dāng)前輸入決定4.1時(shí)序電路概述組合邏輯電路時(shí)序邏輯電路

時(shí)序邏輯電路是指它的輸出不僅取決于當(dāng)前輸入，還和電路原來的狀態(tài)有關(guān)者，都叫做時(shí)序邏輯電路，簡稱時(shí)序電路1

時(shí)序電路結(jié)構(gòu)的一般形式4.1時(shí)序電路概述4.1時(shí)序電路概述組合電路存儲(chǔ)電路???x1xiy1yj?????????q1ql??????z1zk時(shí)序電路輸出輸出存儲(chǔ)電路輸入內(nèi)部輸出激勵(lì)（驅(qū)動(dòng)）時(shí)序電路輸入輸入存儲(chǔ)電路輸出內(nèi)部輸入狀態(tài)2

時(shí)序電路的特點(diǎn)4.1時(shí)序電路概述4.1時(shí)序電路概述時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來的狀態(tài)有關(guān)3

時(shí)序邏輯電路邏輯功能的表示方法4.1時(shí)序電路概述4.1時(shí)序電路概述

時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和邏輯圖5種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。

邏輯表達(dá)式有以下三個(gè)方程組：3

時(shí)序邏輯電路邏輯功能的表示方法4.1時(shí)序電路概述輸出驅(qū)動(dòng)狀態(tài)4

時(shí)序邏輯電路的分類4.1時(shí)序電路概述4.1時(shí)序電路概述

同步時(shí)序電路中，狀態(tài)的改變受同一個(gè)時(shí)鐘脈沖控制，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次

異步時(shí)序電路中，電路中沒有統(tǒng)一的時(shí)鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新狀態(tài)的翻轉(zhuǎn)有先有后，是異步進(jìn)行的根據(jù)時(shí)鐘分類⑴①同步時(shí)序電路②異步時(shí)序電路4

時(shí)序邏輯電路的分類4.1時(shí)序電路概述

米里型時(shí)序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入

穆爾型時(shí)序電路的其輸出僅決定于存儲(chǔ)電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無關(guān)根據(jù)輸出分類⑵①米里型時(shí)序電路（米利型）②穆爾型時(shí)序電路

Mealy

Moore

內(nèi)容

4.2雙穩(wěn)態(tài)元件

4.3同步時(shí)序電路的分析方法

4.4寄存器

4.5計(jì)數(shù)器

4.1

時(shí)序電路概述第四章

同步時(shí)序電路的分析4同步時(shí)序電路的分析4.2雙穩(wěn)態(tài)元件在一定觸發(fā)信號(hào)作用下，可從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)4.2雙穩(wěn)態(tài)元件

雙穩(wěn)態(tài)元件是構(gòu)成存儲(chǔ)電路的基本模塊，通常是指觸發(fā)器和鎖存器。他們是一種具有記憶能力的電子器件，也稱存儲(chǔ)元件。其特點(diǎn)是：有兩個(gè)穩(wěn)定狀態(tài)，分別表示存儲(chǔ)二進(jìn)制數(shù)碼0或1⑴⑵4.2雙穩(wěn)態(tài)元件4.2雙穩(wěn)態(tài)元件

觸發(fā)器和鎖存器的區(qū)別：

觸發(fā)器是利用脈沖或邊沿控制數(shù)據(jù)的輸入，而鎖存器是利用電平控制數(shù)據(jù)的輸入

觸發(fā)器和鎖存器翻轉(zhuǎn)前的狀態(tài)稱為現(xiàn)態(tài)，用Qn或Q表示。翻轉(zhuǎn)后的狀態(tài)稱為次態(tài)，用Qn+1或Q*表示。

基本SR觸發(fā)器P1381電路組成和邏輯符號(hào)信號(hào)輸入端，低電平有效信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)，⑴

基本SR觸發(fā)器工作原理0110SRQn+1①R=1、S=0時(shí)：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。S端稱為觸發(fā)器的置1端或置位端。0

11⑵

基本SR觸發(fā)器工作原理1001②R=0、S=1時(shí)：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復(fù)位。R端稱為觸發(fā)器的置0端或復(fù)位端。SRQn+11

00011⑵

基本SR觸發(fā)器工作原理1110③R=1、S=1時(shí)：根據(jù)與非門的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來的狀態(tài)被觸發(fā)器存儲(chǔ)起來，這體現(xiàn)了觸發(fā)器具有記憶能力。SRQn+10111001

1不變10⑵

基本SR觸發(fā)器工作原理0011SRQn+101110011不變0

0不定④R=0、S=0時(shí)：Q=Q=1，不符合觸發(fā)器的邏輯關(guān)系。并且由于與非門延遲時(shí)間不可能完全相等，在兩輸入端的0同時(shí)撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本SR觸發(fā)器的約束條件。⑵

基本SR觸發(fā)器的邏輯功能描述特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號(hào)之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)。4.2雙穩(wěn)態(tài)元件次態(tài)Qn+1的卡諾圖⑶

基本SR觸發(fā)器的邏輯功能描述4.2雙穩(wěn)態(tài)元件次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系式⑶

基本SR觸發(fā)器的邏輯功能描述4.2雙穩(wěn)態(tài)元件描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖011×/×1/01/10/②當(dāng)觸發(fā)器處在1狀態(tài)，即Qn=1時(shí)，若輸入信號(hào)SR＝01或11，觸發(fā)器仍為1狀態(tài)；狀態(tài)圖①當(dāng)觸發(fā)器處在0狀態(tài)，即Qn=0時(shí)，若輸入信號(hào)SR＝10或11，觸發(fā)器仍為0狀態(tài)；若SR＝01，觸發(fā)器就會(huì)翻轉(zhuǎn)成為1狀態(tài)。若SR＝10，觸發(fā)器就會(huì)翻轉(zhuǎn)成為0狀態(tài)。SR

⑶

基本SR觸發(fā)器的特點(diǎn)4.2雙穩(wěn)態(tài)元件觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與觸發(fā)器的現(xiàn)態(tài)有關(guān)①電路具有兩個(gè)穩(wěn)定狀態(tài)，在無外來觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變②在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置1或置0③在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)和必須是互補(bǔ)關(guān)系，即有約束條件④在數(shù)字電路中，凡根據(jù)輸入信號(hào)S、R情況的不同，具有置1、置0和保持功能的電路，都稱為SR觸發(fā)器。⑷

基本SR觸發(fā)器的缺點(diǎn)4.2雙穩(wěn)態(tài)元件不僅使電路的抗干擾能力下降⑴而且也不便于多個(gè)觸發(fā)器同步工作⑵

基本SR觸發(fā)器直接由輸入信號(hào)控制著輸出端Q和Q在基本SR觸發(fā)器的基礎(chǔ)上增加兩個(gè)控制門G3、G4和一個(gè)輸入控制信號(hào)CP，輸入信號(hào)S、R通過控制門進(jìn)行傳送，輸入控制信號(hào)CP稱為時(shí)鐘脈沖。同步SR觸發(fā)器的引出⑸

同步SR觸發(fā)器P1392電路組成和邏輯符號(hào)⑴RSCP＝1時(shí)，工作情況與基本SR觸發(fā)器相同。CP＝0時(shí)，S=R=1，觸發(fā)器保持原來狀態(tài)不變。4.2雙穩(wěn)態(tài)元件

同步SR觸發(fā)器的特性表特性方程特性表⑵CP＝1期間有效特性方程

同步SR觸發(fā)器4.2雙穩(wěn)態(tài)元件

時(shí)鐘電平控制。在CP＝1期間接收輸入信號(hào)，CP＝0時(shí)狀態(tài)保持不變，與基本SR觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。⑵2

同步SR觸發(fā)器的特點(diǎn)

S、R之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)⑶

同步SR觸發(fā)器的缺點(diǎn)

同步SR觸發(fā)器4.2雙穩(wěn)態(tài)元件2

同步JK觸發(fā)器的引出：在同步SR觸發(fā)器基礎(chǔ)上把Q引回到門G4的輸入端，把Q引回到門G3的輸入端，同時(shí)將S改成J，R改成K。就是同步JK觸發(fā)器

為了解決同步SR觸發(fā)器中SR不能同時(shí)為1的情況

同步JK觸發(fā)器3電路組成和邏輯符號(hào)⑴4.2雙穩(wěn)態(tài)元件將S=JQn、R=KQn代入同步RS觸發(fā)器的特性方程，得同步JK觸發(fā)器的特性方程：

S=

R=

JQnKQn

同步JK觸發(fā)器3特性方程⑵4.2雙穩(wěn)態(tài)元件CP＝1期間有效

同步JK觸發(fā)器3特性表⑶4.2雙穩(wěn)態(tài)元件CP＝1期間有效JK=00時(shí)不變JK=01時(shí)置0JK=10時(shí)置1JK=11時(shí)翻轉(zhuǎn)

同步JK觸發(fā)器3狀態(tài)圖⑷4.2雙穩(wěn)態(tài)元件

在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)J、K情況的不同，具有置0、置1、保持和翻轉(zhuǎn)功能的電路，都稱為JK觸發(fā)器

同步D觸發(fā)器4.2雙穩(wěn)態(tài)元件4

同步D觸發(fā)器的引出：

為了克服同步SR觸發(fā)器輸入S、R同時(shí)為1時(shí)所出現(xiàn)的狀態(tài)不確定的缺點(diǎn)，也可增加一個(gè)反相器，通過反相器把加在S端的D信號(hào)反相再送到R端，就是同步D觸發(fā)器

同步D觸發(fā)器4電路組成和邏輯符號(hào)⑴4.2雙穩(wěn)態(tài)元件將S=D、R=D代入同步RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程：

S=

R=

DD

同步D觸發(fā)器4特性方程⑵4.2雙穩(wěn)態(tài)元件CP＝1期間有效狀態(tài)圖⑶

在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。

T觸發(fā)器5電路組成和邏輯符號(hào)⑴4.2