數(shù)電課件第3章

3.1數(shù)字邏輯信號(hào)1．?dāng)?shù)字邏輯值“0”和“1”與數(shù)字邏輯信號(hào)電平之間的關(guān)系數(shù)字邏輯信號(hào)用兩個(gè)邏輯值“0”和“1”來(lái)描述具有無(wú)窮多值的模擬世界，而數(shù)字邏輯信號(hào)是具有“低電平”和“高電平”的電壓值，要想用數(shù)字電路來(lái)操作數(shù)字邏輯值“0”和“1”，就必須使數(shù)字邏輯值“0”和“1”與數(shù)字邏輯信號(hào)“低電平”和“高電平”之間有對(duì)應(yīng)關(guān)系。按照正邏輯約定，邏輯“0”用低電平信號(hào)表示；邏輯“1”用高電平信號(hào)表示，這是人們最容易接受的邏輯與信號(hào)電平之間的對(duì)應(yīng)關(guān)系。而按照負(fù)邏輯約定，邏輯“0”用高電平信號(hào)表示；邏輯“1”用低電平信號(hào)表示，這種邏輯約定不太符合人們的習(xí)慣思維方式。2．?dāng)?shù)字邏輯信號(hào)電平數(shù)字邏輯信號(hào)電平分為高電平和低電平，低電平常以小于某個(gè)電壓值的一個(gè)電壓范圍表示，而高電平常以高于某個(gè)電壓值的電壓范圍來(lái)表示。對(duì)一個(gè)具體的邏輯門電路來(lái)說(shuō)，還具體分為輸入信號(hào)電平和輸出信號(hào)電平。準(zhǔn)確地說(shuō)，輸入信號(hào)電平應(yīng)該為邏輯門電路輸入端可以辨認(rèn)的輸入邏輯電平。需要注意的是邏輯高電平和低電平都是一個(gè)范圍，在高低電平之間，有一個(gè)不確定區(qū)域，在不確定區(qū)域，既不是高電平，也不是低電平。邏輯高電平常用H或HIGH表示，邏輯低電平常用L或LOW表示。3.2CMOS門電路3.2.1MOS晶體管金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal-Oxide-Semiconductor-Field-Effect-Transistor，簡(jiǎn)稱MOS管）是外加電壓控制導(dǎo)電溝道寬窄的器件，依據(jù)參與導(dǎo)電的載流子分類，若空穴參與導(dǎo)電稱為PMOS管，若是電子參與導(dǎo)電稱為NMOS管。由于導(dǎo)電溝道的寬窄與導(dǎo)電溝道呈現(xiàn)的電阻成比例，所以MOS管可以模型化為輸入電壓控制的可變電阻，其輸入電壓可以控制電阻阻值的大小。

確定的輸入電壓可以使電阻的阻值很大，使MOS管夾斷（off）；或是使電阻的阻值很小，使MOS管導(dǎo)通（on）。若MOS管在無(wú)控制電壓時(shí)，不具有導(dǎo)電溝道，加控制電壓形成導(dǎo)電溝道，則稱為增強(qiáng)型MOS管；若MOS管在無(wú)控制電壓時(shí)，具有導(dǎo)電溝道，加控制電壓使導(dǎo)電溝道變窄，則為耗盡型MOS管。增強(qiáng)型NMOS管具有三個(gè)電極，它們是柵極（Grid）、源極（Source）和漏極（Drain）。MOS管的柵極與漏極、源極之間絕緣，所以柵極與漏極、源極之間有很高的阻抗；在柵極與源極（襯底）之間加電壓Vgs產(chǎn)生電場(chǎng)，可以吸引P型半導(dǎo)體襯底內(nèi)的電子形成N型導(dǎo)電溝道，一旦形成導(dǎo)電溝道就可以連通源極與漏極相連的N+區(qū)域，使源極與漏級(jí)之間形成導(dǎo)電電阻，這時(shí)加有電壓Vds的漏級(jí)與源極之間可形成電流漏源電流Ids。由于是依靠電場(chǎng)來(lái)控制漏極和源極之間的溝道，進(jìn)而控制導(dǎo)電電阻，因此稱為“場(chǎng)效應(yīng)”?？刂茤艠O和源極之間的電壓Vgs，就可以控制漏極和源極之間的電阻Rds，當(dāng)Vgs=0時(shí)，就是柵極電壓與源極電壓相等時(shí)，Rds電阻很大，至少有106

Ω；當(dāng)Vgs增加到足夠大，就是柵極電壓減去源極電壓的數(shù)值很大時(shí)，Rds電阻可以很小PMOS管的柵極與源極之間的電壓Vgs也可以控制漏極和源極之間的電阻Rds。

當(dāng)Vgs=0時(shí)，就是柵極電壓與源極電壓相等時(shí)，Rds電阻很大，至少有106Ω；當(dāng)Vgs減小到足夠大的負(fù)值，就是柵極電壓減去源極電壓的數(shù)值是負(fù)值，Rds電阻可以很小。簡(jiǎn)化符號(hào)中柵極上的小圈表示柵極電壓低于源極電壓時(shí)，PMOS管導(dǎo)通。3.2.2基本CMOS非門NMOS管和PMOS管一起組成的MOS電路稱為互補(bǔ)MOS電路，稱為CMOS電路。由一個(gè)NMOS和一個(gè)PMOS管組成的反相器（非門）如圖3-5所示。其電源電壓范圍VDD為2～6

V，但是為討論方便常選擇和TTL電路兼容的電源電壓，就是選擇VDD=5

V。

當(dāng)VIN是0

V時(shí)，NMOS管Q1的Vgs=0

V，所以截止；而PMOS管Q2由于Vgs=-5

V，所以導(dǎo)通。導(dǎo)通后的Q2管呈現(xiàn)小的電阻值，使輸出端VOUT=VDD=5

V。當(dāng)VIN是5

V時(shí)，NMOS管Q1的Vgs=5

V，所以導(dǎo)通；而PMOS管Q2由于Vgs=0

V，所以截止。導(dǎo)通后的Q1管呈現(xiàn)小的電阻值，使輸出端與地之間相連，VOUT=0

V。具有動(dòng)作電平表示的MOS管非門電路，PMOS和NMOS管的符號(hào)除了在PMOS管的柵極加一個(gè)小圈以外是完全相同的。如果小圈代表該管在輸入電壓為低電平L時(shí)漏極和源極之間導(dǎo)通，而沒(méi)有小圈代表在輸入電壓為高電平H時(shí)漏極和源極導(dǎo)通，則可以知道：在VIN=L時(shí)，Q2導(dǎo)通，Q1截止，VOUT=H；在VIN=H時(shí)，Q1導(dǎo)通，Q2截止，VOUT=L。3.2.3CMOS與非門和或非門1．CMOS與非門2．CMOS或非門3.374HC系列門電路的電特性理解和熟悉CMOS門電路的電特性，是使用CMOS門電路設(shè)計(jì)數(shù)字電路的基礎(chǔ)，這些電特性的正確使用可以保證“數(shù)字邏輯”的實(shí)現(xiàn)，甚至在最壞的情況下，仍然可以保證數(shù)字電路正常工作。3.3.174HC系列門電路的極限電參數(shù)當(dāng)芯片使用條件超出極限電參數(shù)時(shí)，就會(huì)使芯片特性變差，甚至造成永久的損壞。輸入電壓VI的最高極限值與VCC有關(guān)，當(dāng)VCC降低時(shí)，輸入電壓也必須降低，直流輸出電壓VO也是有極限值的，外加到輸出引腳的電壓值不能超VCC+0.5

V。輸入保護(hù)二極管電流IIK值不能超出

±20

mA，輸出端的保護(hù)二極管電流IOK也不能超出

±20

mA，輸出電流IO也不能超出極限值3.3.274HC系列門電路的推薦工作條件推薦工作條件是芯片制造廠向芯片用戶提供的芯片正常工作條件只要保證芯片在推薦工作條件下工作，芯片就能夠?qū)崿F(xiàn)正確的邏輯功能。從推薦工作條件可以看出，74HC系列芯片正常工作的電源電壓范圍是2～6

V3.3.374HC系列門電路的靜態(tài)電特性1．靜態(tài)電特性靜態(tài)電特性有時(shí)又稱為直流特性，靜態(tài)電特性給出芯片的輸入電平、輸入電流、輸出電平以及負(fù)載特性等參數(shù)靜態(tài)電特性靜態(tài)電特性（1）對(duì)于輸入端，有兩個(gè)邏輯電平參數(shù)VIHmin：輸入高電平時(shí)的最小電壓值，VILmax：輸入低電平時(shí)的最大電壓值，（2）對(duì)于輸出端，也有兩個(gè)邏輯電平參數(shù)VxOLma：低電平輸出時(shí)的最大輸出電壓。VOHmin：高電平輸出時(shí)的最小輸出電壓。電源電壓VCC與地線像兩根軌道，通常稱為電源軌道。VIHmin=70%VCC

VILmax=30%VCC

VOHmin=VCC

-

0.1

VVOLmax=地線電平+0.1

V由于在最壞情況下電源電壓VCC降落10%，為4.5

V，所以VOHmin最小為4.4

V。5

V電源電壓時(shí)74HC04的輸出、輸入高低電平如圖所示。（3）輸入高電平電流IIH與輸入低電平電流IILIIH為輸入在高電平狀態(tài)（簡(jiǎn)稱高態(tài)）時(shí)流入輸入端的電流。IIL為輸入在低電平狀態(tài)（簡(jiǎn)稱低態(tài)）時(shí)流入輸入端的電流。（4）靜態(tài)電源電流ICC靜態(tài)電源電流ICC是在輸入信號(hào)接地或是接電源時(shí)的電源電流。在溫度為25℃時(shí)，74HC04的靜態(tài)電源電流ICC為1

uA。2．傳輸特性（1）輸入-輸出電壓傳輸特性電壓傳輸特性是邏輯門的輸入電壓與輸出電壓之間的關(guān)系曲線。（2）輸入電壓-MOS管電流特性是輸入電壓與流過(guò)非門中兩MOS管電流特性曲線。（3）不滿足輸入高低電平參數(shù)時(shí)的CMOS門特性當(dāng)非門的輸入電壓滿足高電平或低電平電壓參數(shù)時(shí)，MOS管中總有一個(gè)是在夾斷狀態(tài)，使流過(guò)兩MOS管的電流近乎為0。若是輸入電壓不是很接近電源軌道，則導(dǎo)通的MOS管不能充分導(dǎo)通，截止的MOS管不能充分截止，使CMOS非門輸出電壓遠(yuǎn)離電源軌道。當(dāng)輸入電壓為1.5

V時(shí)，可以計(jì)算出流過(guò)兩個(gè)MOS管的電流為1.72

mA，輸出電壓為4.31

V。由于流過(guò)兩個(gè)MOS管的電流太大，不僅增大了功耗，也降低了拉電流負(fù)載能力。當(dāng)輸入電壓為3.5

V時(shí)，可以計(jì)算出輸出電壓為0.24

V。這時(shí)流過(guò)兩個(gè)MOS管的電流為1.19

mA。由于流過(guò)兩個(gè)MOS管的電流太大，因此降低了灌電流能力，并增加了功耗。3．噪聲容限噪聲容限就是對(duì)噪聲的容忍程度，或者說(shuō)是可以在前級(jí)輸出信號(hào)上可以疊加的噪聲電壓幅度是多少。噪聲容限定義為：最小高電平噪聲容限VNH=VOHmin

-

VIHmin最小低電平噪聲容限VNL=VILmax-

VOLmax74HC04連接同類電路的噪聲容限等于（電源電壓取最壞情況4.5

V，環(huán)境溫度25℃）：高電平噪聲容限VNH=VOHmin

-

VIHmin

=4.4

V

-

3.15

V=1.25

V低電平噪聲容限VNL=VILmax

-

VOLmax

=1.35

V

-

0.1

V=1.25

V4．輸出特性（1）電阻性負(fù)載CMOS門與電阻性負(fù)載相連的等效電路如圖3-16所示，其中圖3-16（a）是灌電流負(fù)載情況，圖3-16（b）是拉電流負(fù)載情況。IOLmax：保證輸出電壓小于VOLmax的最大灌入電流。若是電流大于IOLmax，則輸出低電平電壓可能大于VOLmax，主要是灌入電流在電阻Rn上壓降的影響。IOHmax：保證輸出電壓大于VOHmin的最大拉出電流。若是電流大于IOHmax，則輸出高電平電壓可能小于VOHmin，主要是拉出電流在電阻Rp上壓降的影響。（2）輸出電壓與電流之間的關(guān)系實(shí)際上由于MOS管導(dǎo)通電阻的影響，CMOS門輸出的電壓隨電流的變化而變化，輸出電壓隨電流的變化曲線為輸出特性曲線。74HC04非門的典型輸出特性曲線如圖3-17所示。。圖3-17（a）是低電平輸出特性，圖3-17（b）是高電平輸出特性

（3）CMOS門驅(qū)動(dòng)邏輯門電路74HC04在4.5

V電源時(shí)驅(qū)動(dòng)這兩種負(fù)載的情況如表3-7所示。表中給出了保證輸出電壓的條件下的最大輸出電流值。當(dāng)負(fù)載門的輸入端數(shù)超出了前級(jí)門的扇出能力，則有如下影響：①在低電平，前級(jí)門輸出電壓VOL可能增加并超過(guò)VOLmax。②在高電平，前級(jí)門輸出電壓VOH可能減小并低于VOHmin。③傳播延遲時(shí)間可能增加。④輸出上升時(shí)間和下降時(shí)間增加。⑤器件的工作溫度上升，減小器件的可靠性并漸漸損壞器件。3.3.474HC系列門電路的動(dòng)態(tài)特性74HC04的數(shù)據(jù)說(shuō)明書中給出了該芯片的動(dòng)態(tài)特性如表3-8所示。1．輸出瞬變時(shí)間門電路的輸出從一個(gè)狀態(tài)轉(zhuǎn)換成另外一個(gè)狀態(tài)所需的時(shí)間稱為輸出瞬變時(shí)間。理想的轉(zhuǎn)換不需要時(shí)間。如圖3-18（a）所示。但是實(shí)際上，轉(zhuǎn)換需要時(shí)間，這是因?yàn)樾枰驅(qū)Ь€和元件等電路形成的等效電容充電。圖3-18（b）是轉(zhuǎn)換曲線，其中從低態(tài)向高態(tài)轉(zhuǎn)換需要上升時(shí)間tr，而從高態(tài)向低態(tài)轉(zhuǎn)換需要下降時(shí)間tf。圖3-18（c）所示的是實(shí)際瞬態(tài)上升和下降時(shí)間2．傳輸延遲時(shí)間在信號(hào)通道上，從輸入信號(hào)的變化到輸出信號(hào)的變化所需的時(shí)間稱為傳輸延遲tp。對(duì)于多輸入輸出器件可能有多個(gè)傳輸延遲時(shí)間。tPHL為當(dāng)輸出從高電平向低電平變化時(shí)，從門電路的輸入變化到引起門電路的輸出變化所需要的時(shí)間。tPLH為當(dāng)輸出從低電平向高電平變化時(shí)，從門電路輸入變化到引起門電路輸出變化所需要的時(shí)間。3．功率耗散如果CMOS器件的輸出不發(fā)生變化，則這時(shí)的功耗為靜態(tài)功耗。CMOS器件的靜態(tài)功耗很小。動(dòng)態(tài)功耗的一個(gè)原因就是當(dāng)輸入信號(hào)變化時(shí)，總有一段時(shí)間CMOS器件輸入電壓既不是高態(tài)，也不是低態(tài)，因而MOS管似通非通，引起電源與地線之間的等效電阻減小形成的內(nèi)部功耗。內(nèi)部功耗與VCC的大小以及輸出狀態(tài)的變化率有關(guān)，輸出狀態(tài)變化引起的內(nèi)部功耗PT可以由下式?jīng)Q定：電容CPD由下式計(jì)算PT1=CPD(VCC)2f1=ICC1VCCPT2=CPD(VCC)2f2=ICC2VCC動(dòng)態(tài)功耗的另一個(gè)原因是由負(fù)載電容引起的。全部動(dòng)態(tài)功耗等于VCCVCC3.4其他類型的CMOS電路1．傳輸門傳輸門由控制端EN_L和EN控制，EN_L和EN是互補(bǔ)信號(hào)。當(dāng)EN_L=L、EN=H時(shí)，傳輸門導(dǎo)通，A、B兩端之間呈現(xiàn)很小的電阻（幾歐到幾十歐之間），相當(dāng)于導(dǎo)通；當(dāng)EN_L=H、EN=L時(shí)，傳輸門不導(dǎo)通，A、B兩端之間呈現(xiàn)很大的電阻。圖3-21是基于CMOS傳輸門組成的四雙向模擬開關(guān)74AHC4066。當(dāng)控制端C為高電平時(shí)，Q4、Q5管組成的開關(guān)接通，端口A和B之間呈現(xiàn)小電阻值，同時(shí)Q3管夾斷，Q1、Q2組成的傳輸門接通，使Q5的襯底電壓與A端相同，提高開關(guān)傳輸信號(hào)的線性度，反之，當(dāng)控制端C為低電平時(shí)，Q4、Q5管組成的開關(guān)斷開，端口A和B之間呈現(xiàn)大的電阻，同時(shí)Q3管導(dǎo)通，Q1、Q2組成的傳輸門斷開，使Q5管襯底電位與地電平相連，盡可能地增加開關(guān)斷開電阻。2．三態(tài)門普通的邏輯門只輸出“0”或“1”兩種狀態(tài)。而三態(tài)門輸出有稱為高阻狀態(tài)（Highimpedance，Hi-Z或floating）的第三種非邏輯狀態(tài)。在這種狀態(tài)下，若是忽略流入或流出門電路的極小泄漏電流，門電路的輸出就像與其他電路沒(méi)有連接。這樣的輸出具有三種輸出狀態(tài)，邏輯“0”、邏輯“1”和高阻狀態(tài)“Z”。圖3-24是三態(tài)輸出的8總線緩沖/驅(qū)動(dòng)器74HC244。該芯片內(nèi)部電路分為兩組，每組有4個(gè)三態(tài)門，并有單獨(dú)的低電平有效使能信號(hào)。3．開漏輸出門（1）開漏門工作原理開漏輸出需要外接上拉電阻將開漏輸出無(wú)源上拉到高電平才能正常工作。圖3-26就是具有無(wú)源上拉電阻推動(dòng)負(fù)載的開漏與非門電路。（2）開漏輸出驅(qū)動(dòng)發(fā)光二極管開漏輸出驅(qū)動(dòng)發(fā)光二極管的電路如圖3-27所示。發(fā)光二極管的工作電流取10

mA就有相當(dāng)?shù)牧炼劝l(fā)光二極管串聯(lián)的限流電阻的計(jì)算：若取發(fā)光二極管的工作電流ILED為10

mA，發(fā)光二極管的正向壓降VLED為1.8

V，電源電壓為12

V。根據(jù)圖3-27所示的電路有VOL+4VLED+(ILED×R)

=VCC（3）線與邏輯將幾個(gè)具有開漏輸出與門的輸出端連接在一起，就形成線與邏輯，如果所有與門的輸出都開路，則輸出為高電平；如果有一個(gè)與門輸出低電平，則輸出低電平，顯然這是與邏輯。需要注意的是兩個(gè)具有有源上拉門的輸出端是不能直接連在一起實(shí)現(xiàn)線與的，如圖3-29所示的電路就是這種情況。在圖示的電路中HCT開漏輸出門組成線與邏輯推動(dòng)74LS門這里取HCT開漏輸出門的典型數(shù)據(jù)：低電平的最大灌電流IOLmax是4

mA，輸出MOS管夾斷時(shí)的漏電流IOHmax為5

uA，輸出最大低電平VOLmax為0.26

V，輸出最小高電平為VOHmin為2.4

V。74LS門的高電平輸入電流IIHmax為20

uA，低電平輸入電流IILmax=0.4

mA。線與邏輯的最小上拉電阻值計(jì)算：流過(guò)電阻R的電流IR和線與邏輯低態(tài)時(shí)所驅(qū)動(dòng)門輸入端的電流IIL之和不能超過(guò)最大低電平灌入電流IOLmax。線與邏輯的最大上拉電阻值計(jì)算：電阻R兩端的電壓降應(yīng)該小于5

V

-

2.4

V=2.6

V（保證VOHmin值），該電壓降是由線與邏輯輸出高態(tài)時(shí)的漏電流和線與邏輯所驅(qū)動(dòng)門的輸入電流引起的。3.5常用CMOS門電路系列1．CMOS4000系列第一個(gè)商業(yè)上成功的CMOS系列是4000系列（包括4500系列），雖然4000系列的功耗低，但是具有速度慢和與TTL（有關(guān)TTL系列的內(nèi)容在后面介紹）系列不容易接口的缺點(diǎn)。4000系列具有以下優(yōu)點(diǎn)：①電源電壓范圍寬（3～18

V）；②功耗低；③高噪聲容限。但是也有如下缺點(diǎn)：①傳輸延遲時(shí)間長(zhǎng)（在100

ns左右）；②輸出驅(qū)動(dòng)能力小，只能達(dá)到1個(gè)74LS門的驅(qū)動(dòng)能力，這里一個(gè)74LS門的驅(qū)動(dòng)能力是0.4

mA；③容易出現(xiàn)芯片自鎖；④對(duì)靜電敏感，易受靜電損壞。2．74系列中的CMOS芯片74系列器件的命名格式是74FAMnn，這里FAM表示器件所屬的系列，而數(shù)字nn表示器件的功能。只要nn相同，就說(shuō)明這些器件的功能相同。例如74HC30、74HCT30、74AC30、74ACT31、74AHC30都是8輸入端與非門。（1）HC和HCT系列早期74系列中的CMOS芯片是HC（HighspeedCMOS）和HCT（HighspeedCMOS，TTLcompatible），與4000系列比較，它們具有更高的灌電流、拉電流能力和速度，而且HCT系列使用5

V電源，與使用5

V電源的TTL器件完全兼容，可以混合使用。74HC系列主要用于都是74HC系列的系統(tǒng)設(shè)計(jì)，它的電源電壓范圍為2～6

V，電源電壓越高允許使用的速度越高，而低的電源電壓可以減小功耗。圖3-3274HC和74HCT系列的輸入輸出電平（2）VHC和VHCT系列20世紀(jì)80年代，又開發(fā)出了VHC（VeryHighSpeedCMOS）和VHCT（VeryHighSpeedCMOS，TTLcompatible）系列的CMOS芯片。這兩個(gè)系列的速度是HC和HCT系列的兩倍。像HC和HCT系列一樣，VHC和VHCT的區(qū)別是它們能夠辨認(rèn)的輸入電平不同，而輸出特性是完全相同的。該系列具有肖特基TTL邏輯電路的速度以及CMOS電路的功耗，以及灌電流和拉電流能力相同的特點(diǎn)。（3）AHC、AHCT系列以上敘述的VHC和VHCT系列器件由Mototola、Fairchild和Toshiba公司制作，而AHC和AHCT系列是TexasInstruments和Philips公司生產(chǎn)的兼容產(chǎn)品。其技術(shù)指標(biāo)與VHC和VHCT系列器件基本相同。（4）AC、ACT系列該系列除具有以上各系列的優(yōu)點(diǎn)外，還具有24

mA的灌電流和拉電流負(fù)載能力。3．CMOS各系列芯片的電特性（1）電源電壓范圍不同CMOS系列芯片的工作電源電壓如表3-12所示。（2）輸入特性CMOS各系列芯片的輸入特性如表3-13所示。（3）輸出特性CMOS各系列芯片的輸出特性如表3-14所示。（4）傳輸延遲CMOS各系列中四2輸入與非門的傳輸延遲時(shí)間如表3-15所示5）功耗電容CMOS各系列中四2輸入與非門的典型功耗電容如表3-16所示。3.6低電壓CMOS器件有兩個(gè)原因使CMOS器件的電壓越來(lái)越?。孩儆蒀MOS器件功耗的計(jì)算公式CV2f可知，只有減小電源電壓，才能減小功耗。②因?yàn)镸OS管的體積越來(lái)越小，絕緣層越來(lái)越薄，絕緣強(qiáng)度不能忍受5

V電壓。所以IC工業(yè)標(biāo)準(zhǔn)委員會(huì)（JEDEC），選擇了3.3、2.5和1.8三個(gè)電源電壓標(biāo)準(zhǔn)，同時(shí)還給出了在這些電壓下的輸入和輸出邏輯電平。1．低壓器件中的新電路結(jié)構(gòu)在低壓器件中，使用了一些新的電路結(jié)構(gòu)（1）忍受5

V電壓的輸入端圖3-33HC、HCT與VHC、VHCT圖3-33（a）所示的HC、HCT系列輸入電路,在高于VCC+0.5

V的輸入信號(hào)到達(dá)輸入端后，電路中的二極管將導(dǎo)通，產(chǎn)生比較大的正向電流。而圖3-33（b）所示的VHC、VHCT系列輸入電路，由于沒(méi)有鉗位二極管D2，所以就不會(huì)在輸入信號(hào)過(guò)高時(shí)出現(xiàn)經(jīng)過(guò)二極管流入電源的電流。（2）忍受5

V電壓的輸出端圖3-34（a）所示的是一般的CMOS器件輸出電路圖3-34（b）所示的是能夠忍受5

V電壓的輸出結(jié)構(gòu)。2．常用低壓CMOS系列（1）LVC系列LVC（Low_Voltage_CMOSLogic）是低壓CMOS系列產(chǎn)品，該系列主要用于3.3

V、2.5

V和1.8

V電源電壓的邏輯系統(tǒng)。該系列具有對(duì)稱負(fù)載能力、總線保持，I/O引腳能夠忍受5

V電壓，支持部分電源斷電和可選串聯(lián)阻尼電阻等功能。（2）LV與LV-A系列LV（Low_Voltage_CMOSLogic）系列可用于3.3

V或5

V邏輯系統(tǒng)設(shè)計(jì)中，而LV-A是改進(jìn)產(chǎn)品，主要用于3.3

V、2.5

V和2.5

V電源電壓的邏輯系統(tǒng)。該系列具有忍受5

V的I/O引腳、對(duì)稱驅(qū)動(dòng)能力，并支持部分電路斷電。（3）ALVC系列ALVC（AdvancedLow_Voltage_CMOSLogic）是先進(jìn)低電壓CMOS邏輯，主要用于電源電壓為3.3

V、2.5

V和1.8

V的邏輯系統(tǒng)。該系列具有總線保持功能和灌電流拉電流負(fù)載能力相同的特點(diǎn)。（4）LVT系列LVT（Low_VoltageTechnology），該系列主要用于3.3V系統(tǒng)設(shè)計(jì)，極限灌電流負(fù)載64

mA、拉電流負(fù)載32

mA，傳輸延遲最快達(dá)到4

ns，而且輸入端兼容TTL邏輯電平，并能忍受5.5

V的輸入信號(hào)。3.7分立元件門電路3.7.1二極管與二極管邏輯門1．半導(dǎo)體二極管工作原理半導(dǎo)體二極管是由P型（空穴，具有正極性）和N型（電子，具有負(fù)極性）半導(dǎo)體互相接觸形成的PN結(jié)構(gòu)成，其結(jié)構(gòu)如圖3-35（a）所示。PN結(jié)具有單向?qū)щ娦?，就是?dāng)P區(qū)加正電壓、N區(qū)加負(fù)電壓時(shí)，PN結(jié)導(dǎo)通；P區(qū)加負(fù)電壓，N區(qū)加正電壓時(shí)，PN結(jié)截止?；蛘哒f(shuō)二極管陽(yáng)極加正電壓，陰極加負(fù)電壓時(shí)，二極管導(dǎo)通，否則二極管截止。PN結(jié)正向?qū)〞r(shí)，其兩端的壓降VD通常在0.6～0.7

V之間。按照?qǐng)D3-36（a）所示電路連接，可以做出圖3-36（b）所示的二極管兩端的電壓VD與電流ID之間的伏安特性曲線。當(dāng)二極管正向連接時(shí)，所做曲線為正向伏安特性，當(dāng)二極管反向連接時(shí)，所做曲線為反向伏安特性。伏安曲線的第一象限為正向特性，在二極管壓降VD大于0.7

V后，二極管電流ID與VD之間呈指數(shù)關(guān)系；第三象限的反向部分分為兩段，A點(diǎn)右側(cè)部分為反向特性，其特點(diǎn)是反偏電流很小、基本保持常數(shù)，且不隨反向電壓變化；在A點(diǎn)左側(cè)部分稱為擊穿特性，其特點(diǎn)是反向電流變化很大，反向電壓變化很小。圖3-37（a）顯示的是在二極管兩端正向電壓（又稱為管壓降）小于0.7

V時(shí)的等效電路，這時(shí)二極管就像開關(guān)斷開，不導(dǎo)通；圖3-37（b）顯示的是當(dāng)二極管兩端正向電壓大于0.7

V時(shí)，可看做一個(gè)正向?qū)娮鑢D與0.7

V的電壓源串聯(lián)，這里正向?qū)娮鑢D為。圖3-37（c）所示的等效伏安特性表明當(dāng)二極管正向端電壓小于0.7

V，二極管不導(dǎo)通；當(dāng)二極管正向端電壓大于0.7

V，二極管導(dǎo)通，但由于電阻rD的影響，流經(jīng)二極管的電流與電壓呈正比例關(guān)系。如果二極管邏輯電路中串聯(lián)的其他電阻比電阻rD的阻值（典型值為25

Ω）大很多，則可以忽略電阻rD，使二極管電路分析起來(lái)更簡(jiǎn)單，這時(shí)的等效伏安特性如圖3-37（d）所示。2．用二極管實(shí)現(xiàn)簡(jiǎn)單門電路（1）二極管或門二極管或門如圖3-38所示。（2）二極管與門二極管與門如圖3-39所示。3.7.2雙極性三極管所有的TTL邏輯電路都使用雙極性晶體三極管（由于采用空穴與電子兩種極性的載流子工作，所以稱為雙極性晶體管，簡(jiǎn)稱三極管）。如圖3-40（a）所示，三極管實(shí)際就是兩個(gè)背靠背的PN結(jié)連接在一起，NPN三個(gè)區(qū)引出三個(gè)電極：基極B、集電極C和發(fā)射極E。而兩個(gè)PN結(jié)分別稱為基極-發(fā)射極之間的發(fā)射結(jié)和基極-集電極之間的集電結(jié)。這樣排列的三極管稱為NPN型三極管如果有電流IB穿過(guò)基極-發(fā)射極間的PN結(jié)，就有與IB成比例的電流IC從集電極流入，這時(shí)流出發(fā)射極的電流IE=IB+IC?；鶚O電流IB與集電極電流IC之間的關(guān)系為IC=βIB，這里b稱為電流放大倍數(shù)，典型值為200。三極管就像是一個(gè)電流控制開關(guān)，如果從它的基極流入一個(gè)小電流IB，它的發(fā)射極和集電極之間將有電流IC流動(dòng)，就像開關(guān)被接通；若是基極上沒(méi)有流入電流IB，則它的發(fā)射極與集電極之間沒(méi)有電流IC，就像開關(guān)被斷開。因此三極管就是電流IB控制電流IC的電流開關(guān)。若三極管電路中的輸入輸出信號(hào)回路共用發(fā)射極作為公共端，則稱為共發(fā)射極電路。三極管的工作狀態(tài)分為放大、截止和飽和三種。放大狀態(tài)：集電極電流IC與基極電流IB之間的關(guān)系為IC=β×IB，由于b為常數(shù)，所以基極電流IB與IC之間呈線性關(guān)系，弱電流信號(hào)IB被線性放大，得到集電極電流IC。截止?fàn)顟B(tài)：如果輸入信號(hào)VIN小于0.7

V，則發(fā)射結(jié)電壓VBE（基極-發(fā)射極間的PN結(jié)）太低，因此基極電流IB=0，由關(guān)系IC=β×IB可知集電極電流IC為0，R2上壓降為0，VCE等于VCC，這時(shí)的晶體管處于截止?fàn)顟B(tài)，集電極與發(fā)射極之間沒(méi)有電流，就像開關(guān)斷開一樣。飽和狀態(tài)：如果VIN超過(guò)0.7

V，則發(fā)射結(jié)電壓VBE（基極-發(fā)射極間的PN結(jié)）為正向電壓，形成IB電流，這時(shí)有：而集電極與發(fā)射極之間的電壓VCE為：該方程成立的條件是VCE不能小于零。在VCE為0時(shí)，最大ICmax=VCC/R2，只要基極電流IB足夠大，使βIB>ICmax，就可以使VCE足夠小，達(dá)到飽和VCE（sat），VCE（sat）的典型值是0.1～0.3V。如果VCE等于VCE（sat），則說(shuō)明三極管處于飽和狀態(tài)，這時(shí)集電極電流IC由于串聯(lián)電阻R2不能再增大，而VCE的值不能再小了。在飽和狀態(tài)，IB與IC之間沒(méi)有β

倍的線性關(guān)系。三極管就像是一個(gè)開關(guān)，當(dāng)三極管飽和時(shí)，IC等于VCC/R2，就像開關(guān)接通；當(dāng)三極管截止時(shí)，就像開關(guān)斷開，IC=0。在邏輯門電路中就是使用三極管的這兩個(gè)狀態(tài)。3.7.3三極管非門三極管非門（反相器）如圖3-42（a）所示。VOUT與VIN之間的傳輸特性如圖3-42（b）所示。若是VIN足夠高，超過(guò)邏輯高電平（2

V），則三極管飽和，VOUT電壓小于邏輯低電平（0.4

V）；若是VIN足夠低，低于邏輯低電平（0.4

V），則三極管截止，VOUT電壓大于邏輯高電平（2.4

V）。因此三極管非門具有邏輯非功能。由于二極管與門和或門具有級(jí)聯(lián)時(shí)逐級(jí)提高輸出低電平、降低高電平的缺點(diǎn)，因此實(shí)際中，常用二極管與門后接三極管非門組成與非門，二極管或門后接三極管非門組成或非門，由于非門的輸出低電平在0.4

V以下，高電平接近VCC，因此即使多級(jí)互連，也不會(huì)改變低電平或是高電平值。由二極管門電路與三極管非門組成的數(shù)字電路又稱為DTL電路。3.8標(biāo)準(zhǔn)TTL門電路1．標(biāo)準(zhǔn)TTL非門7404（1）非門7404的工作原理圖中Q1是輸入耦合三極管、D1是輸入鉗位二極管、Q2是裂相三極管、三極管Q3和Q4組成的輸出形式稱為圖騰柱（totem-pole）輸出或是推挽（push-pull）輸出。輸入端是高電平的情況如圖3-44（a）所示，若輸入端電平高于2

V，使Q1的基極電位足夠高，使Q2導(dǎo)通和Q3導(dǎo)通，并將Q1基極電位鉗位2.1

V；而Q2的導(dǎo)通，一方面使Q4截止；另一方面使Q3導(dǎo)通，從而使輸出端與地線之間形成低阻通道，輸出端呈現(xiàn)低電平（典型值為0.2

V）。

輸入端是低電平的情況如圖3-44（b）所示，若輸入端電平低于0.8

V，Q1的基極電位只有1.5

V，使Q2與Q3的發(fā)射結(jié)不導(dǎo)通，由于不能形成IC1電流，因此使Q1處于深飽和狀態(tài)；Q2處于截止?fàn)顟B(tài)，一方面使Q3截止，另一方面使Q4導(dǎo)通，輸出端與電源VCC之間形成低阻通道，輸出端呈現(xiàn)高電平（典型值為3.4

V）。（2）非門7404傳輸特性非門7404的傳輸特性如圖3-45所示。2．TTL與非門74002輸入TTL與非門7400電路結(jié)構(gòu)如圖3-46所示，電路結(jié)構(gòu)與TTL非門基本相同，只是輸入管Q1改成了多發(fā)射極三極管。3．集電極開路門集電極開路門（OC門）電路，就像漏極開路門一樣，是常用的一類門電路，圖3-47就是標(biāo)準(zhǔn)的TTL集電極開路門電路及其符號(hào)。集電極開路門可以實(shí)現(xiàn)線與邏輯，其電阻的計(jì)算原則是：4．或非門典型的兩輸入端或非門電路如圖3-48所示。5．三態(tài)門TTL三態(tài)非門及其符號(hào)如圖3-49所示，3.974LS系列門電路3.9.174LS系列門電路基本工作原理1．肖特基三極管當(dāng)一個(gè)工作在飽和狀態(tài)的三極管輸入發(fā)生變化使其進(jìn)入截止?fàn)顟B(tài)時(shí)，需要延遲一段時(shí)間才能進(jìn)入截止?fàn)顟B(tài)，原因是在飽和狀態(tài)下三極管PN結(jié)中存儲(chǔ)的載流子消散需要時(shí)間，這個(gè)延遲時(shí)間稱為存儲(chǔ)時(shí)間。肖特基三極管是在三極管的基極和集電極之間并聯(lián)一個(gè)肖特基二極管，如圖3-50（a）所示。肖特基二極管是利用金屬和半導(dǎo)體接觸形成勢(shì)壘的二極管當(dāng)正向偏置時(shí)，肖特基二極管的壓降為0.25

V左右。圖3-51（a）所示的是一般的三極管在飽和時(shí)的各個(gè)極間的電位差，它的基極與集電極之間的電位差為0.4

V；而圖3-51（b）所示的肖特基二極管鉗位的三極管基極與集電極之間的電位差是0.25

V。2．74LS系列門電路以74LS00為例介紹常用的74LS低功耗肖特基系列（或LS-TTL）門電路。四2輸入與非門74LS00芯片中一個(gè)門的電路如圖3-52所示。（1）二極管與門保護(hù)電路二極管D1A、D1B和電阻R1組成二極管與門。（2）裂相電路三極管Q2和有關(guān)的電阻用于產(chǎn)生兩個(gè)互補(bǔ)相位（裂相）的電壓以控制輸出級(jí)工作。（3）輸出極輸出極采用推挽（Push-pull）輸出結(jié)構(gòu)，（4）有源泄放電路有源泄放電路由三極管Q6組成，作用是使Q5管從飽和狀態(tài)快速進(jìn)入截止?fàn)顟B(tài)。該電路由二極管與門和輸入保護(hù)電路、裂相電路、輸出電路、有源泄放電路四部分組成。a）輸入端有一個(gè)或兩個(gè)信號(hào)是低電平情況。由于輸入端中有一個(gè)或兩個(gè)信號(hào)是低電平（0.8

V），則V2B點(diǎn)的電位等于輸入低電平的最大值0.8

V加肖特基二極管的正向壓降0.25

V，等于1.05

V。由于V2B電位低，所以Q2截止，使Q5、Q6截止，并使Q3和Q4導(dǎo)通，使電源與輸出端之間形成低阻通道，輸出端輸出高電平。b）輸入端兩個(gè)信號(hào)都是高電平情況。兩個(gè)輸入端都是高電平，使Q2和Q5導(dǎo)通，而Q2、Q5的導(dǎo)通使V2B電位為兩個(gè)PN結(jié)壓降。由于Q2導(dǎo)通，使Q3基極電位太低，使Q3和Q4處于截止?fàn)顟B(tài)。Q5導(dǎo)通，使地線和輸出端之間呈現(xiàn)低阻通道，輸出端輸出低電平；而Q2導(dǎo)通，使Q6導(dǎo)通，為Q5從飽和狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)換做好準(zhǔn)備。在輸出端Y從低電平轉(zhuǎn)換為高電平時(shí)，當(dāng)Q2由導(dǎo)通轉(zhuǎn)為截止瞬間，Q6仍然處于導(dǎo)通狀態(tài)，使Q5的基極與地線之間有低阻通道，Q5基極電位瞬時(shí)為低，使Q5快速由導(dǎo)通轉(zhuǎn)為截止。在輸出端Y從高電平轉(zhuǎn)換為低電平時(shí)，肖特基勢(shì)壘二極管D3用于消散Q4的基極存儲(chǔ)電荷，D4用于消散負(fù)載電容存儲(chǔ)的電荷。該電路采用肖特基勢(shì)壘二極管構(gòu)成與門，目的也是消除多發(fā)射極三極管的電荷存儲(chǔ)效應(yīng)。c）輸出高電平電壓的估算。在0.4

mA負(fù)載時(shí)，若忽略R2電阻上的電壓降，則輸出高電平應(yīng)該等于電源電壓5V減去兩個(gè)發(fā)射結(jié)壓降，為3.8

V左右；但是考慮電源電壓為最低（4.5

V），同時(shí)還有0.4

mA拉電流負(fù)載的情況，則輸出電壓會(huì)比3.8

V低很多，但是無(wú)論如何比2.7

V高。所以LS-TTL數(shù)據(jù)說(shuō)明書給出的最小輸出高電平電壓是2.7

V。d）輸出低電平電壓的估算。由于Q5管脫離了深飽和狀態(tài)，導(dǎo)致了輸出低電平電壓的升高，最大值可達(dá)0.5

V。3．傳輸特性74LS00的典型傳輸特性如圖3-53所示。圖3-5374LS00的電壓傳輸特性3.9.274LS系列門電路電特性1．74LS00與非門電路的電特性（1）主要極限值電源電壓VCC與輸入電壓VI的最高極限值為7

V，實(shí)際使用中應(yīng)該注意不要超出極限值7

V。（2）推薦工作條件（3）靜態(tài)電特性VCC最大，VIVCC最大，VIVCC最大，VIVCC最大，VI（4）開關(guān)特性2．74LS系列的邏輯電平和噪聲容限3．74LS系列門的扇出扇出是連接到一個(gè)門輸出端的同類門輸入端個(gè)數(shù)。74LS系列門的輸入電流IILmax=

-0.4

mA，74LS系列門的輸入電流IIHmax=20

uA，IOLmax是保證輸出電壓小于VOLmax，該電流值為8

mA。IOHmax是保證輸出電壓大于VOHmin，該電流值為-0.4

mA。由前述參數(shù)，可以計(jì)算出低電平扇出等于8

mA/0.4

mA=20，高電平扇出等于0.4

mA/20

uA=20。4．74LS系列門的輸出特性曲線（1）輸入特性曲線當(dāng)V1小于1

V時(shí)，Q2與Q5發(fā)射結(jié)都截止時(shí)，D1導(dǎo)通，電流，若RS=0，則電流為最大值，該電流又稱為輸入短路電流。隨著RS的增加，電流IRS不斷減小。當(dāng)V1大于1.2

V時(shí)，Q2與Q5發(fā)射結(jié)都導(dǎo)通，D1不導(dǎo)通，電流IRS為二極管D1的反向飽和電流，因此很小。當(dāng)V1從1

V向1.2

V變化時(shí)，Q2與Q5發(fā)射結(jié)從截止向?qū)ㄗ兓?，D1從導(dǎo)通向截止變化，所以電流IRS從大向小變化，且變化快。（2）拉電流負(fù)載曲線圖3-57所示的是74LS00門輸出高電平VOH與輸出電流IOH之間的關(guān)系曲線。（3）灌電流負(fù)載曲線圖3-58所示的是74LS00門的灌電流負(fù)載曲線5．74LS系列芯片的靜態(tài)功率損耗輸出高電平與輸出低電平時(shí)的門電路電源電流是不同的，如圖3-59所示的是靜態(tài)電源電流測(cè)量連接圖。若是假設(shè)占空比為50%，則平均電源電流為：靜態(tài)平均功耗為3.10常用74TTL系列門電路標(biāo)準(zhǔn)TTL高態(tài)單位負(fù)載（U.L.UnitLoad）為40

uA；標(biāo)準(zhǔn)TTL低態(tài)單位負(fù)載為1.6

mA。所有TTL電路的輸入輸出負(fù)載能力，都可以折算成標(biāo)準(zhǔn)單位負(fù)載。例如，74LS00的高電平輸入電流為20

uA，則稱為20

uA/40

uA=0.5

U.L.；而低電平輸入電流為0.4

mA，則稱為0.4

mA/1.6

mA=0.25

U.L.。又例如，74LS00的高電平輸出電流為400

uA，則稱為400

uA/40

uA=10

U.L.；而低電平輸出電流為8

mA，則稱為8

mA/1.6

mA=5

U.L.。3.11在數(shù)字電路設(shè)計(jì)中使用不同系列的芯片1．常用數(shù)字電路的邏輯電平2．各電壓系列連接表3．硬件互連中考慮的問(wèn)題（1）噪聲容限各系列之間互連的原則是保證噪聲容限不是負(fù)值，就是：

VNL=VILmax

-

VOLmax>0和VNH=VOHmin

-

VIHmin>0。（2）驅(qū)動(dòng)問(wèn)題驅(qū)動(dòng)邏輯門時(shí)，應(yīng)該保證最大驅(qū)動(dòng)電流情況下的輸出邏輯電平，否則就不能保證噪聲容限為正值。（3）能忍受驅(qū)動(dòng)側(cè)輸出電壓的輸入端當(dāng)驅(qū)動(dòng)側(cè)的電源電壓高于被驅(qū)動(dòng)側(cè)的電源電壓，則應(yīng)該注意被驅(qū)動(dòng)側(cè)的輸入端是否能夠忍受驅(qū)動(dòng)側(cè)的高電平。4．使用電平移動(dòng)芯片互連不同邏輯電平芯片當(dāng)驅(qū)動(dòng)側(cè)與被驅(qū)動(dòng)側(cè)的邏輯電平不兼容時(shí)，可以使用具有開漏（OD）輸出或是集電極開路（OC）輸出功能的電平轉(zhuǎn)換門。電平轉(zhuǎn)換的原理如圖3-61所示。5．使用上拉電阻提升TTL電路高電平當(dāng)TTL門驅(qū)動(dòng)5

V電壓CMOS門時(shí)，由于TTL門的輸出高電平不能滿足CMOS門高電平的需求，使噪聲容限為負(fù)值，因此需要提升TTL門的輸出高電平?？梢圆捎脠D3-62所示的電路.6．采用電阻分壓的方法連接不同邏輯電平的門電路采用電阻分壓方法連接不同電平門電路的原理如圖3-63顯示。為滿足被驅(qū)動(dòng)側(cè)輸入端高低電平，有如下表達(dá)式：其中，VDOHmi