Multism數(shù)字電子技術(shù)仿真實驗報告

Multism數(shù)字電子技術(shù)仿真實驗報告

目錄實驗一：組合邏輯電路設(shè)計與分析 21.實驗?zāi)康?22.實驗原理 23.實驗電路及步驟 3（1）利用邏輯轉(zhuǎn)換儀對已知電路進行分析 3（2） 根據(jù)要求利用邏輯轉(zhuǎn)換儀進行邏輯電路分析。 4思考題 6實驗二：編碼器、譯碼器電路仿真實驗 81.實驗?zāi)康?82.實驗原理 83.實驗電路（Multism） 94.實驗步驟 10思考題 11實驗三競爭冒險電路仿真實驗 131.實驗?zāi)康?132.實驗原理 133.實驗電路（Multisim） 144．實驗步驟 15（1）0型冒險電路仿真實驗步驟 15（2）1型冒險電路仿真實驗步驟 17（3）多輸入信號同時變化時產(chǎn)生的冒險電路仿真試驗步驟 18四、思考題 20實驗四：觸發(fā)器帶電路仿真實驗 221.實驗?zāi)康?222.實驗原理 223.實驗電路（Multisim） 23（1）D觸發(fā)器仿真電路如圖4-3所示，說明如下： 23（2）JK觸發(fā)器仿真電路如圖4-4所示，說明如下： 244.實驗步驟 24（1）D觸發(fā)器仿真電路實驗步驟。 24（2）JK觸發(fā)器仿真電路實驗步驟。 25思考題 25實驗五計數(shù)器電路仿真實驗 271.實驗?zāi)康?272.實驗原理 273.實驗電路 294.實驗步驟 31（1）74LS161D構(gòu)成的二進制加法同步計數(shù)器仿真實驗步驟。 31（2）74LS191D構(gòu)成的二進制加/減同步計數(shù)器實驗步驟。 324.思考題 33實驗六任意N進制計數(shù)器電路仿真實驗 351.實驗?zāi)康?352.實驗原理 353.實驗電路 36（1）用簡單連接法構(gòu)成摸為100的計數(shù)器，具體電路如圖6-1所示，說明如下： 36（2） 清零端復(fù)位法構(gòu)成八進制計數(shù)器 384.實驗步驟 38（1）用簡單連接法構(gòu)成模為100進制的計數(shù)器 38（2）清零端復(fù)位法構(gòu)成八進制計數(shù)器 39（3）置入控制端的置位法構(gòu)成八進制計數(shù)器 39思考題 39實驗七數(shù)字搶答器的設(shè)計 421.設(shè)計任務(wù)與要求 422.預(yù)習(xí)要求 423.設(shè)計原理與參考電路 42（1）搶答器電路 442.定時電路 453.報警電路 454.時序控制電路 45實驗心得 45實驗一：組合邏輯電路設(shè)計與分析1.實驗?zāi)康?、學(xué)會組合邏輯的特點2、利用邏輯轉(zhuǎn)換儀對組合邏輯電路進行分析與設(shè)計2.實驗原理組合邏輯電路是一種重要的數(shù)字邏輯電路：特點是任何時候的輸出僅僅取決于同一時刻輸入信號的取值組合。根據(jù)電路確定功能，是分析組合邏輯電路的過程,一般按圖1-1所示步驟進行分析。組合邏輯電路組合邏輯電路邏輯表達(dá)式最簡表達(dá)式真值表確定電路功能推導(dǎo)化簡列表分析圖1-1組合邏輯電路的分析步驟根據(jù)要求求解電路，是設(shè)計組合邏輯電路的過程，一般按圖1-2所示步驟進行設(shè)。歸納問題提出歸納問題提出真值表邏輯表達(dá)式化簡變換邏輯圖分析圖1-2組合邏輯電路的設(shè)計步驟邏輯轉(zhuǎn)換儀是在Multism軟件中常用的數(shù)字邏輯電路設(shè)計和分析的儀器，使用方便，簡潔！邏輯轉(zhuǎn)換儀的圖標(biāo)和面板如圖1-3所示。邏輯電路轉(zhuǎn)換成真值表真值表轉(zhuǎn)換成邏輯表達(dá)式真值表化簡邏輯表達(dá)式邏輯電路轉(zhuǎn)換成真值表真值表轉(zhuǎn)換成邏輯表達(dá)式真值表化簡邏輯表達(dá)式邏輯表達(dá)式轉(zhuǎn)換成真值表邏輯表達(dá)式轉(zhuǎn)換成邏輯電路邏輯表達(dá)式轉(zhuǎn)換成與非門電路圖1-3邏輯轉(zhuǎn)換儀的圖標(biāo)和面板3.實驗電路及步驟（1）利用邏輯轉(zhuǎn)換儀對已知電路進行分析按圖1-4所示連接電路。圖1-4待分析的邏輯電路A（2）② 在邏輯轉(zhuǎn)換儀面板上單擊按鈕（由邏輯電路轉(zhuǎn)換為真值表）和按鈕（由真值表導(dǎo)出簡化表達(dá)式）后，得到如圖瑣事結(jié)果。觀察真值表發(fā)現(xiàn)：當(dāng)四個輸入變量中1的個數(shù)為奇數(shù)時，輸出為0，當(dāng)四個輸入變量中1個數(shù)為偶數(shù)時，輸出為1.因此這是一個四位輸入信號的奇偶校驗電路。圖1-5經(jīng)分析得到的真值表和表達(dá)式（2） 根據(jù)要求利用邏輯轉(zhuǎn)換儀進行邏輯電路分析。 （1）問題提出：一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感、和紫外線三種類型不同的活在探測器。為了防止錯誤報警，只有當(dāng)其中有兩個或兩個以上的探測器發(fā)出火災(zāi)探測信號時，報警系統(tǒng)才產(chǎn)生報警控制新號，試設(shè)計電路。 （2）在邏輯轉(zhuǎn)換儀面板上根據(jù)下列分析出真值表如圖：由于探測器發(fā)出的火災(zāi)信號只有兩種可能，一種是高電平，代表有火災(zāi)；一種是低電平，表示無火災(zāi)。因此，令A(yù)\B\C分別代表煙感、溫感、紫外線三種探測器的探測輸出信號，為報警控制電路的輸入，令F為報警控制輸出。圖1-6經(jīng)分析得到的真值表圖1-7經(jīng)分析得到的表達(dá)式AC+AB+BC （3）在邏輯轉(zhuǎn)換儀面板上單擊按鈕（由真值表導(dǎo)出簡化表達(dá)式）后得到最簡化表達(dá)式。 (4)在上步的基礎(chǔ)上單擊按鈕（由邏輯表達(dá)式得到邏輯電路）后得到邏輯電路。圖1-8生成的報警控制信號電路思考題（1）設(shè)計一個四人表決電路。如果3人或者3人以上同意，則通過；反之，則被否決。用與非門實現(xiàn)。利用邏輯轉(zhuǎn)換儀得真值表和表達(dá)式如下：最簡表達(dá)式為ACD+ABD+ABC+BCD轉(zhuǎn)化成邏輯圖為：

（2） 利用邏輯轉(zhuǎn)換儀對下圖所示邏輯電路進行分析圖1-9待分析的邏輯電路其真值表和邏輯表達(dá)式如下實驗二：編碼器、譯碼器電路仿真實驗1.實驗?zāi)康模?）掌握編碼器、譯碼器的工作原理。（2）常見編碼器、譯碼器的作用。2.實驗原理我們知道數(shù)字信號不盡可以用來便是數(shù)，還可以用來表示各種指令和信息。所謂的編碼是指在選定的一系列二進制數(shù)碼中，賦予沒個二進制數(shù)碼以某一固定含義。例如，用二進制數(shù)碼表示十六進制數(shù)叫做二—十六進制編碼。能完成編碼功能的電路統(tǒng)稱為編碼器74LS148D是常用的8線—3線優(yōu)先編碼器，如圖1所示。在8個輸入線上可以同時出現(xiàn)幾個有效的輸入信號，但只對其中優(yōu)先權(quán)最高的一個有效信號進行編碼。其中7線優(yōu)先權(quán)最高，0端優(yōu)先權(quán)最低，其他優(yōu)先權(quán)按端腳遞減順序排列。~EI為選通輸入端，地點憑有效，~EI=0時，編碼器工作正常。E0為選通輸出端，GS為優(yōu)先標(biāo)志端。譯碼是編碼的逆過程，將輸入的每一個二進制代碼賦予含義翻譯過來，給出相應(yīng)的輸出信號。能夠完成譯碼功能的電路叫做譯碼器。74LS138D屬于3線—8線譯碼器，如圖2所示。該譯碼器輸入高電平有效，輸入低電平無效。圖2-1編碼器74LS148D圖2-2譯碼器74LS138D3.實驗電路（Multism）（1）8-3線優(yōu)先編碼器具體電路如圖2-3所示，說明如下利用9個單刀雙擲開關(guān)（J0—J8）切換8位信號輸入端和選通輸入端（~E1）輸入的高低電平狀態(tài)。利用5個探測器（X1—X5）觀察3位信號輸出端、選通輸出端、優(yōu)先標(biāo)志段輸出信號的高低電平狀態(tài)（探測器亮表示輸出高電平“1”，滅表示輸出低電平“0”）。（2）3—8線譯碼器具體電路如圖2-2所示，說明如下：利用3個單刀雙擲開關(guān)（J1—J3）切換二路輸入端輸入的高低電平狀態(tài)。利用8個探測器（X0—X7）觀察8路輸出端輸以信號的高低電平狀態(tài)（探測器亮表示輸出高電平“1”，滅表示輸出低電平“0”）。使能端G1接高電平，G2A接低電平，G2B接低電平。圖2-38-3線優(yōu)先編碼器仿真電路圖2-43-8線譯碼器仿真電路4.實驗步驟（1）按圖2-3連接電路切換9個單刀雙制開關(guān)進行仿真實驗，將結(jié)果填入表1.輸入端的1表示高電平，0表示低電平，x表示高低電平都可以。輸入端中的1表示探測器亮，0表示滅。該編碼器輸入、輸出均為低電平有效。表2.18-3線優(yōu)先編碼器真值表（輸入，輸出端均為低電平有效）輸入端輸出端EIY7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSE00XXXXXXXX11111011111111111100111111101110101111110X110010111110XX10101011110XXX1000101110XXXX011010110XXXXX01001010XXXXXX0010100XXXXXXX00001（2）3-8線譯碼器實驗步驟：a.按圖2-4所示連接電路。b.切換3個單刀雙擲開關(guān)（J1—J3）進行仿真實驗，得到表2.2所示結(jié)果。輸入端中的“1”表示接高電平，“0”表示接低電平。輸出端中的“1”表示探測器亮，“0”表示探測器滅。該譯碼器輸入高電平有效，輸出低電平有效。表2-23－8線譯碼器真值表輸入端輸出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y710000001111111100001101111111000101101111110001111101111100100111101111001011111101110001101111110110011111111110思考題利用兩塊8-3線優(yōu)先編碼器74LS148D設(shè)計16-4線優(yōu)先編碼器,然后仿真驗證16-4線優(yōu)先編碼器的邏輯功能。（2）利用兩塊3-8線譯碼器74LS138D設(shè)計4-16線譯碼器電路，然后仿真驗證電路功能。實驗三競爭冒險電路仿真實驗1.實驗?zāi)康恼莆战M合邏輯電路產(chǎn)生競爭冒險的原因；學(xué)會競爭冒險是否可能存在的判斷方法；了解常用消除競爭冒險的方法。2.實驗原理在組合邏輯電路中，由于門電路存在傳輸延時時間和信號狀態(tài)表換速度不一致等原因，使信號的變化出現(xiàn)快慢差異，這種現(xiàn)象叫做競爭。競爭的結(jié)果是使輸出端可能出現(xiàn)錯誤信號，這種現(xiàn)象叫做冒險。所以有競爭不一定有冒險，有冒險一定存在競爭。利用卡諾圖可以判斷組合邏輯電路是否可能存在競爭冒險現(xiàn)象，具體做法如下：根據(jù)邏輯函數(shù)的表達(dá)式，做出其卡諾圖，若卡諾圖中填1的格形成的卡諾圖有兩個相鄰的圈相切，則該電路存在競爭冒險的可能性。既然電路存在競爭就有可能存在冒險造成輸出的錯誤動作，因此，必須杜絕競爭冒險現(xiàn)象的產(chǎn)生，常用的消除競爭冒險的方法有一下4種：加取樣脈沖，消除競爭冒險，修改邏輯設(shè)計，增加冗余項，在輸出端接濾波電容；加封鎖脈沖等。3.實驗電路（Multisim）（1）0型冒險電路如圖3-1所示說明如下：該電路的邏輯功能為,也就是說從邏輯功能上看不管信號如何變化，輸出應(yīng)該恒為1。但由于74LS05D非門電路的延時，引起輸出端在一小段時間內(nèi)出現(xiàn)了不應(yīng)該出現(xiàn)的低電平（負(fù)窄脈沖），這種現(xiàn)象稱為0型冒險。圖3-10型冒險電路（2）1型冒險電路如圖3-2所示，說明如下：該電路的邏輯功能為,，也就是說從邏輯功能上看不管信號是如何變化，輸出應(yīng)該恒為0。但由于74LS04D非門電路的延時，引起輸出端在一小段時間里出現(xiàn)了不應(yīng)該出現(xiàn)的該電平（正窄脈沖），這種現(xiàn)象稱為1型冒險。圖3-21型冒險電路（3）多輸入信號同時變化時產(chǎn)生的冒險電路，具體電路如圖3-3所示，說明如下：該電路的邏輯功能為，已知B=C=1,所以，但是由于多輸入信號的變化不同時引起該電路出現(xiàn)冒險的現(xiàn)象。4．實驗步驟（1）0型冒險電路仿真實驗步驟按圖3-1所示連接電路。進行實驗仿真，記錄仿真結(jié)果，說明現(xiàn)象。考慮如何消除該電路出現(xiàn)的0型冒險。圖3-10型冒險電路仿真界面從示波器上的輸出波形，我們可以看到，在輸入脈沖源的每一個下降沿處，輸出都有一個尖脈沖?，F(xiàn)分析其原因，該電路的邏輯功能為Y=A+A’=1，這也是從邏輯功能上來判斷。但是，實際中的A’是輸入通過一個非門后實現(xiàn)的，而每一個實際的邏輯門在傳輸時都會存在一定的延時，所以，當(dāng)A由“1”變?yōu)椤?”時，A’由于變化滯后而仍保持一小段時間的“0”，這樣在這一小段時間里，輸出出現(xiàn)了一個不應(yīng)當(dāng)出現(xiàn)的“0”（即低電平、負(fù)窄脈沖），這也即是我們所說的“0”型冒險。消除方法：從理論上分析，此電路輸出應(yīng)恒為“1”，故而可用增加冗余項的方法來改進電路，即Y=A+A’+1。應(yīng)該來說，本實驗電路只是為了說明問題用的，實際中的電路往往比這要復(fù)雜一些，其冗余項可用其它變量平組合，而不是像本方法一樣直接添“1”。（2）1型冒險電路仿真實驗步驟按圖3-2所示連接電路進行實驗仿真，記錄仿真結(jié)果，說明現(xiàn)象。考慮如何消除該電路出現(xiàn)的1型冒險。圖3-21型冒險電路仿真波形從圖示波器上的輸出波形，我們可以看到，在輸入脈沖源的每一個上升沿處，輸出都有一個尖脈沖?，F(xiàn)分析其原因如下，該電路的邏輯功能可表示為Y=A·A’=0，這也只是從邏輯功能上來判斷。但是，實際中的A’是輸入通過一個非門后實現(xiàn)的，而每一個實際的邏輯門在傳輸時都會存在一定的延時，所以，當(dāng)A由“0”變?yōu)椤?”時，A’由于變化滯后而仍保持一小段時間的“1”，這樣在這一小段時間里，輸出出現(xiàn)了一個不應(yīng)當(dāng)出現(xiàn)的“1”（即高電平、正窄脈沖），此亦常說的“1”型冒險。消除方法： 和實驗1中方法相似，因為從理論上分析，該電路的輸出應(yīng)當(dāng)恒為“0”，故而可增加一相與相，以改進電路，即Y=A·A’·0。應(yīng)該來說，這個電路也只是為了說明“1”型冒險而設(shè)計的，實際中不會只有一個變量，因而相與項可用其余的變量來組合完成，同樣不會讓一個輸出結(jié)果和“0”相與。（3）多輸入信號同時變化時產(chǎn)生的冒險電路仿真試驗步驟按圖3-3連接電路·利用卡諾圖判斷該電路存在競爭冒險可能性。運行實驗仿真，記錄結(jié)果并說明現(xiàn)象。為了消除競爭冒險現(xiàn)象，采用修改邏輯設(shè)計，增加冗余項BC，采用修改后電路如圖4所示，記錄仿真結(jié)果。 圖3-3多輸入信號同時變化時的冒險電路由上圖可知，Y=AB+A’C=A’B’C+A’BC+ABC’+ABC，由此作其卡諾圖如下圖3-6所示。由卡諾圖上兩個圈可以看出，二者是相切的。所以，該電路存在競爭冒險的的可能性。運行仿真，得到如圖3-7所示的輸入、輸出波形。該邏輯電路的輸出邏輯表達(dá)式為Y=AB+A’C，顯然，當(dāng)B=C=1時，輸出即變?yōu)榱薡=A+A’，這正是我們前面討論的“0”型冒險電路，這是從理論上分析的。實驗的結(jié)果也說明了這個問題：在輸入脈沖的每一個下降沿處，輸出均有一個負(fù)的窄脈沖，這也正與分實驗1中所得的輸出結(jié)果是一致的。圖3-7圖3-3所示電路的輸處波形消除冒險的方法。 為了消除競爭冒險現(xiàn)象，可采用修改邏輯設(shè)計，增加冗余項BC的方法，使原邏輯表達(dá)式Y(jié)=AB+A’C變?yōu)閅=AB+A’C+BC。修改后的表達(dá)式并不改變原表達(dá)式的邏輯功能。采用修改后的邏輯電路圖如圖3-4所示。圖3-4多輸入信號同時變化時冒險消除電路再進行仿真，并記錄仿真結(jié)果如圖3-9所示。由圖可以看出，修改后的電路確實消除了冒險競爭現(xiàn)象。四、思考題 如圖3-10所示電路是否存在競爭冒險現(xiàn)象，若存在則如何消除？圖3-5思考題電路仿真如下消除冒險后電路如下仿真結(jié)果為：實驗四：觸發(fā)器帶電路仿真實驗1.實驗?zāi)康恼莆者呇赜|發(fā)器的邏輯功能；邏輯不同邊沿觸發(fā)器邏輯功能之間的相互切換。2.實驗原理觸發(fā)器是構(gòu)成時序電路的基本邏輯單元，具有記憶，存儲二進制信息的功能，從邏輯功能上將觸發(fā)器分為RS,D,JK,T,T’等幾種類型，對于邏輯功能的描述有真值表，波形圖，特征方程等幾種方法。功能不同的觸發(fā)器之間可以相互轉(zhuǎn)換。邊沿觸發(fā)器是指只在CP上升沿或下降沿到來時接受此刻的輸入信號，進行狀態(tài)轉(zhuǎn)換，而其他時刻輸入信號狀態(tài)的變化對其沒有影響的電路。集成觸發(fā)器通常具有異步置位，復(fù)位功能，74LS74D是在一片芯片上包括兩個完全獨立邊沿D觸發(fā)器的集成電路，對它的分析分為三種情況：無論CP和D為何值，只要~1CLR=0，~1PR=1，觸發(fā)器置0，；只要~1CLR=1，~1PR=0，觸發(fā)器置1。當(dāng)~1CLR=~1PR=0時為不允許狀態(tài)。當(dāng)~1CLR=~1PR=1且CP處于上升沿時，Qn+1=D。74LS112D是在一片芯片上飽和兩個完全獨立邊沿JK觸發(fā)器的集成電路，對它的分析可分為以下三種情況：無論CP,J,K為何值，只要~1CLR=0,~1PR=1，觸發(fā)器置0，只要~1CLR=1,~1PR=0,觸發(fā)器置1。當(dāng)~1CLR=~1PR=0時為不允許狀態(tài)。當(dāng)~1CLR=~1PR=1時，且CP處于下降沿時，Qn+1=JQn+KQn圖4-174LS74D邏輯符號和引腳注解圖4-274LS112D邏輯符號和引腳注解3.實驗電路（Multisim）（1）D觸發(fā)器仿真電路如圖4-3所示，說明如下：利用單刀雙擲開關(guān)J1、J2、J3、J4切換輸入管腳的信號電平狀態(tài)，利用探測器X1觀察輸出管腳的信號電平狀態(tài)。用示波器查看輸出管腳的信號波形。圖4-3D觸發(fā)器仿真電路（2）JK觸發(fā)器仿真電路如圖4-4所示，說明如下：圖4-4JK觸發(fā)器仿真電路利用單刀雙擲開關(guān)J1,J2,J3,J4,J5切換輸入信號的信號電平狀態(tài)，利用探測器X1觀察輸出管腳的信號電平狀態(tài)，用示波器查看管腳的信號波形。4.實驗步驟（1）D觸發(fā)器仿真電路實驗步驟。按圖4-3所示連接電路進行仿真電路實驗，利用開關(guān)來改變~1PR、1D、~1CP、CP的狀態(tài)，觀察輸出端1Q的變化，將結(jié)果填入表4.1并驗證結(jié)果。輸入端的“1”表示接高電平，“0”表示接低電平，“x”表示接高、低電平都可以。輸出端的“1”表示探測器亮，“0”表示探測器滅。表4.1邊沿D觸發(fā)器74LS74D真值表輸入端現(xiàn)態(tài)次態(tài)輸入端現(xiàn)態(tài)次態(tài)CP~CLR~PRDQnQn+1X00X0不確定X01X不確定0X10X不確定1111001111110（2）JK觸發(fā)器仿真電路實驗步驟。按圖4-4所示連接電路進行仿真電路實驗，利用開關(guān)來改變~1PR、1J、1K、~1CP、CP的狀態(tài)，觀察輸出端1Q的變化，將結(jié)果填入表4.2中并驗證結(jié)果。輸入端中的“1”，表示接高電平，“0”表示低電平，“x”表示接高、低電平都可以。輸出端的“1”表示探測器亮，“0”表示探測器滅。表4.2JK觸發(fā)器74LS112D真值表輸入端現(xiàn)態(tài)次態(tài)CP~CLR~PRJKQnQn+1X00XX－不確定X01XX不確定0X10XX不確定111100001110011111011011101001111011思考題由于D觸發(fā)器使用方便，JK觸發(fā)器功能最完善，怎樣將JK觸發(fā)器和D觸發(fā)器分別轉(zhuǎn)換為T觸發(fā)器。T觸發(fā)器的邏輯表達(dá)式為，JK觸發(fā)器只需將J，K輸入端連接同一信號便可，用D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則令，只需在D輸入端前增加一個異或門即可實現(xiàn)。將JK觸發(fā)器的輸入端連接在一起。實驗五計數(shù)器電路仿真實驗1.實驗?zāi)康?、了解計數(shù)器的日常應(yīng)用和分類；2、熟悉集成計數(shù)器邏輯功能和其各控制端作用；3、掌握計數(shù)器的使用方法。2.實驗原理統(tǒng)計輸入脈沖個數(shù)的過程計數(shù)。能夠完成計數(shù)工作的電路成為計數(shù)器。計數(shù)器的基本功能是統(tǒng)計時鐘脈沖的個數(shù)，即實現(xiàn)計數(shù)操作，也用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。計數(shù)器的種類很多，根據(jù)計數(shù)脈沖引入方式的不同，將計數(shù)器分為同步計數(shù)器和異步計數(shù)器；根據(jù)計數(shù)過程中計數(shù)變化趨勢，將計數(shù)器分為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器；根據(jù)計數(shù)器中計數(shù)長度的不同，可以將計數(shù)器分為二進制計數(shù)器和非二進制計數(shù)器（例如十進制、N進制）。二進制計數(shù)器是構(gòu)成其他各種計數(shù)器的基礎(chǔ)。按照計數(shù)器中計數(shù)值的編碼方式，用n表示二進制代碼，N表示狀態(tài)位，滿足N=2“的計數(shù)器稱作二進制計數(shù)器。74LS161D是常見的二進制加法同步計數(shù)器，其引腳說明如圖所示，其功能如表5.1所示。74LS191D是常見的二進制加/減同步計數(shù)器，其引腳說明圖如圖5-2所示，其功能如表5.2所示。進位輸出端4位二進制數(shù)據(jù)輸出端時鐘信號輸入端外加異步清零信號4位二進制數(shù)據(jù)輸入端計數(shù)控制端置入控制端計數(shù)控制端

圖5-174LS161D引腳注釋進位輸出端4位二進制數(shù)據(jù)輸出端時鐘信號輸入端外加異步清零信號4位二進制數(shù)據(jù)輸入端計數(shù)控制端置入控制端計數(shù)控制端最大與最小變換時的標(biāo)志信號進位輸出端數(shù)據(jù)輸出端4位二進制時鐘信號輸入端加/減計數(shù)控制信號置入控制端計數(shù)控制端數(shù)據(jù)輸入端4位二進制最大與最小變換時的標(biāo)志信號進位輸出端數(shù)據(jù)輸出端4位二進制時鐘信號輸入端加/減計數(shù)控制信號置入控制端計數(shù)控制端數(shù)據(jù)輸入端4位二進制圖5-274LS191D引腳注解表5.174LS161D功能表（~表示“非”）輸入輸出~CLR~LOADENTENPCLKABCDQAQBQCQD0XXXXXXXX000010XX1DaDbDcDdDaDbDcDd110XXXXXX計數(shù)110XXXXXX保持11X0XXXXX保持表5.274LS191D功能表（~表示“非”）輸入輸出~LOAD~CTEN~U/DCLKABCDQAQBQCQD1011XXXX減法1001XXXX加法0XXXDaDbDcDdDaDbDcDd11XXXXXX保持若一計數(shù)器的計數(shù)長度（模）為10，則該計數(shù)器稱為十進制計數(shù)器。74LS62是常見的十進制加法同步計數(shù)器，其引腳說明圖如圖5-3所示，其引腳和功能與74LS161D二進制加法同步計數(shù)器類似。74LS192D是常見雙時鐘同步十進制加/減計數(shù)器其引腳說明圖如圖5-4所示，。進位標(biāo)志端借位標(biāo)志端數(shù)據(jù)輸出端4位二進制時鐘信號輸入端時鐘信號輸入端置入控制端置入控制端計數(shù)控制端4位二進制時鐘信號輸入端外加異步清零信號計數(shù)控制端數(shù)據(jù)輸入端4位二進制進位輸出端數(shù)據(jù)輸出端4位二進制進位標(biāo)志端借位標(biāo)志端數(shù)據(jù)輸出端4位二進制時鐘信號輸入端時鐘信號輸入端置入控制端置入控制端計數(shù)控制端4位二進制時鐘信號輸入端外加異步清零信號計數(shù)控制端數(shù)據(jù)輸入端4位二進制進位輸出端數(shù)據(jù)輸出端4位二進制圖5-374LS162D引腳注解清零信號數(shù)據(jù)輸入端清零信號數(shù)據(jù)輸入端圖5-474LS192D引腳注解3.實驗電路（1）74LS161D構(gòu)成的二進制加法同步計數(shù)器。具體電路如圖5-5所示，說明如下：該電路采用總線方式進行連接。利用J2、J2、J3、J4四個單刀雙擲開關(guān)可以切換74LS161D第7、10、9、1腳輸入的高低電平狀態(tài)。74LS161D第3、4、5、6（4位二進制輸入端）同時接高電平。74LS161D第15腳（進位輸出端）接探測器X1。V1為時鐘信號。利用邏輯分析儀觀察四位二進制輸出端（第11、12、13、14腳）、進位輸出端（第15腳）和時鐘信號端（第2腳）的波形。利用數(shù)碼管U2顯示計數(shù)器的計數(shù)情況。圖5-574LS161D構(gòu)成的二進制加法同步計數(shù)器（2）74LS191D構(gòu)成的二進制加/減同步計數(shù)器，具體電路如圖5-6所示，說明如下：利用J1、J2、J3三個單刀雙擲開關(guān)可以切換74LS191D第5、11、4腳輸入的高低電平狀態(tài)。74LS191D第1、9、10、15腳（4位二進制數(shù)輸入端）同時接高電平。74LS161D第12、13腳（最大與最小變換時的標(biāo)志信號和進位輸出端）分別接探測器X2、X1。V1為時鐘信號。最小變換時的標(biāo)志信號（第12腳）和時鐘信號端（第14腳）的波形。利用數(shù)碼管U2顯示計數(shù)器的計數(shù)情況。圖5-274LS191D構(gòu)成的二進制加/減同步計數(shù)器4.實驗步驟（1）74LS161D構(gòu)成的二進制加法同步計數(shù)器仿真實驗步驟。按圖5-5所示連接電路。利用J1、J2、J3、J4四個單刀雙擲開關(guān)切換74LS161D第1、7、9、10腳輸入的高低電平狀態(tài)，同時觀察數(shù)碼管U2的輸出信號，驗證表5.1給定的74LS161D功能是否與實驗結(jié)果相吻合。觀測探測器X1發(fā)現(xiàn)當(dāng)該計數(shù)器計滿（計到數(shù)碼管U2顯示“F”時），探測器X1亮，表明進位輸出端有進位輸出且高電平有效。邏輯分析儀觀察的結(jié)果如圖5-7所示，驗證其結(jié)果是否與表5.1給定的74LS161D功能相吻合。改變時鐘信號V1的幅度和頻率，觀察數(shù)碼管和邏輯分析儀顯示結(jié)果有何變化。邏輯分析儀觀察結(jié)果（加法）（2）74LS191D構(gòu)成的二進制加/減同步計數(shù)器實驗步驟。按照圖5-6連接電路利用J1,J2,J3三個單刀雙擲開關(guān)切換74LS161D第4、5、11腳輸入的高低電平狀態(tài)，同時觀察數(shù)碼管U2的輸出信號，驗證74LS161D的功能。觀察探測儀X1，發(fā)現(xiàn)當(dāng)該計數(shù)器計滿時，探測儀X1亮，表示進位輸入端輸出且高電平有效。邏輯分析儀觀察的結(jié)果如圖5-4所示，驗證其結(jié)果是否與表5.2給定的74LS191D功能相吻合。改變時鐘信號V1的幅度和頻率，驗證數(shù)碼管和邏輯分析儀顯示結(jié)果有何變化。電路邏輯分析儀觀察結(jié)果（減法）4.思考題（1）模仿圖574LS161D構(gòu)成的二進制加法同步計數(shù)器，設(shè)計由74LS162D構(gòu)成的十進制加法同步計數(shù)器，并驗證實際結(jié)果是否與理論值相吻合。2、模仿圖5-274LS191D構(gòu)成的二進制加/減法同步計數(shù)器，設(shè)計由74LS192D構(gòu)成的十進制加/減同步計數(shù)器。實驗六任意N進制計數(shù)器電路仿真實驗1.實驗?zāi)康模?）學(xué)會分析任意N進制數(shù)計數(shù)器（2）靈活應(yīng)用構(gòu)成任意進制計數(shù)器的三種方法2.實驗原理集成計數(shù)器產(chǎn)品種類很多，但絕大多數(shù)是現(xiàn)成的二進制、十進制，其他進制的產(chǎn)品數(shù)量很少。為了構(gòu)成任意N進制計數(shù)器，經(jīng)常將現(xiàn)成的二進制、十進制集成計數(shù)器按以下三種方式進行處理。簡單連接法：將兩個計數(shù)器首尾相連，構(gòu)成一個新的計數(shù)器，該計數(shù)器的模是兩個計數(shù)器模的乘積。例如圖8.1所示兩個模10計數(shù)器（74LS162D）采用前級進位輸出端連接下級使能端，可以構(gòu)成一個摸100的計數(shù)器，具體見該電路說明。（2）清零端復(fù)位法：開始計數(shù)后，經(jīng)過M個脈沖，技術(shù)狀態(tài)達(dá)到SM，通過輔助門電路將SM譯碼，產(chǎn)生一個清零信號加至計數(shù)器的清零端，使計數(shù)器返回到初始零狀態(tài)，這樣就跳躍了（N-M）個狀態(tài)，從而構(gòu)成了M進制計數(shù)器。利用這種方法可以構(gòu)成任意進制（小于N）的計數(shù)器，例如圖5-2所示利用現(xiàn)有的二進制加法同步計數(shù)器74LS161D和一兩個輸入端的與非門73LS00D構(gòu)成八進制計數(shù)器，具體見該電路說明。（3）利用置入控制端的置位法：利用中規(guī)模器件的置入控制端，以置入某一固定二進制數(shù)值的方法，從而使N進制計數(shù)器跳躍（N-M）個狀態(tài)，實現(xiàn)M進制計數(shù)器。例如圖5-3所示利用現(xiàn)有的二進制加法同步計數(shù)器74LS161D和一個三輸入端的與非門74LS12D構(gòu)成八進制計數(shù)器具體見該電路說明。3.實驗電路（1）用簡單連接法構(gòu)成摸為100的計數(shù)器，具體電路如圖6-1所示，說明如下：圖6-1簡單法連接構(gòu)成模為100的計數(shù)器該電路采用總線方法進行連接。U2,U4為帶譯碼的數(shù)碼管，XLA1為邏輯分析儀，從顯示出來與各條總線方法進行連接的單線名稱可以看出各個元器件之間的連接關(guān)系。計數(shù)脈沖同時加到U1,U3計數(shù)器上，低位計數(shù)器U1的進制（RCO）信號控制高位計數(shù)器U3的計數(shù)控制信號（ENT），只有當(dāng)?shù)臀挥嫈?shù)器U1記滿（進制信號輸出）時，高位計數(shù)器U3才能進行計數(shù)。X1(探測器)探測在什么條件下輸出進位信號。圖6-2清零端復(fù)位法構(gòu)成的八進制計數(shù)器圖6-3置入控制端的置位法構(gòu)成的八進制計數(shù)器清零端復(fù)位法構(gòu)成八進制計數(shù)器具體電路如圖6-2所示，說明如下：當(dāng)計數(shù)到8時74LS161D的 QD端輸出高電平，74LS05非門輸出低電平，令74LS161D的清零端（-CLR）等于零，74LS161D被強制復(fù)份，數(shù)碼管顯示從7返回0又重新開始計數(shù)，從而構(gòu)成了八進制計數(shù)器。4.實驗步驟（1）用簡單連接法構(gòu)成模為100進制的計數(shù)器實驗步驟按照圖6-1所示連接電路觀察探測儀X1，發(fā)現(xiàn)U1計數(shù)器滿，探測儀X1亮，表明進位輸出端有進位輸出且高電平有效，在輸出進位信號的同時，U2計數(shù)器的ENT=1有效，進位加1計數(shù)。同時觀察實驗結(jié)果和分析實驗電路深入領(lǐng)悟簡單連接法的工作原理（2）清零端復(fù)位法構(gòu)成八進制計數(shù)器實驗步驟按照圖6-2連接電路當(dāng)計數(shù)器技術(shù)到7時，CLK再來一次上升沿本應(yīng)該計數(shù)到8狀態(tài)，就在此刻QD=1，令非門輸出低電平給~CLK，時計數(shù)器從8強行返回到0狀態(tài)，這樣就跳躍了8到F共8個狀態(tài)。.通過觀察實驗結(jié)果和分析實驗電路深入領(lǐng)悟清零端復(fù)位法的工作原理。（3）置入控制端的置位法構(gòu)成八進制計數(shù)器實驗步驟按照圖6-3連接電路當(dāng)計數(shù)器計數(shù)到7時，QA=QB=QC=1，令與非門U3A輸出低電平給~LOAD，使計數(shù)器QA、QA、QC、QD輸出狀態(tài)與輸入A、B、C、D相同，這樣就跳躍了8到F共8個狀態(tài)，從而構(gòu)成八進制數(shù)。通過觀察實驗結(jié)果和分析實驗電路深入領(lǐng)悟置入控制極端的置位法的工作原理，以及與清零復(fù)位端的區(qū)別。思考題如何利用簡單連接法將兩個二進制加法計數(shù)器74LS161D構(gòu)成一個模256的計數(shù)器。（2）如何利用最高位與下級時鐘相連將兩個二進制加法計數(shù)器74LS161D構(gòu)成一個模100的計數(shù)器。（3）如何利用清零端復(fù)位法將二進制加法計數(shù)器74LS161D和一些輔助門電路構(gòu)成一個模為5的計數(shù)器（4）如何利用置入控制端的置位法將二進制加法計數(shù)器74LS161D和一些輔助門電路構(gòu)成一個模為6的計數(shù)器。實驗七數(shù)字搶答器的設(shè)計1.設(shè)計任務(wù)與要求1.搶答器同時提供8名選手或8個代表隊比賽，分別用8個按鈕S0~S7表示。2.設(shè)置一個系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制。3.搶答器具有鎖存與現(xiàn)實功能。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示，同時揚聲器發(fā)出報警聲響提示。選手搶答實行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。4.搶答器具有定時搶答功能，且一次搶答的時間由主持人設(shè)定（如30秒）。當(dāng)主持人啟動“開始”按鍵后，定時器進行減計時，同時揚聲器發(fā)出短暫的聲響，聲響持續(xù)時間0.5秒左右。5.參賽選手在設(shè)定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示算手的編號和搶答的時間，并保持到主持人將系統(tǒng)清除為止。6.如果定時時間已到，無人搶答，本次搶答無效，系統(tǒng)報警并禁止搶答，定時顯示器上顯示00。2.預(yù)習(xí)要求（1）復(fù)習(xí)編碼器、十進制加、減計數(shù)器的工作原理。（2）設(shè)計可預(yù)置時間的定時電路。（3）分析與設(shè)計時序控制電路。（4）畫出寢室搶答器的整機邏輯電路圖。3.設(shè)計原理與參考電路（1）數(shù)字搶答器