降低互聯(lián)電阻的困難點

1.3降低電阻的困難點1.3.1降低電阻的困難點在近期,互連最困難的挑戰(zhàn)是引進新材料以滿足導(dǎo)線電導(dǎo)率要求和降低介電常數(shù)。在長期，必須減輕尺寸效應(yīng)對互連結(jié)構(gòu)的影響。尺寸控制對當(dāng)前和未來的互連技術(shù)代是一個關(guān)鍵挑戰(zhàn)，對蝕刻造成困難的挑戰(zhàn)是采用低K介電材料形成精確溝槽和通孔結(jié)構(gòu)以減少阻容變異。占主導(dǎo)地位的結(jié)構(gòu)、鑲嵌需要對圖案、蝕刻和平坦化嚴(yán)格控制。當(dāng)新材料如多孔低K電介質(zhì)和ALD金屬，在更緊密節(jié)距和更高深寬比（A/R）中發(fā)揮作用時，尺寸控制作為目前的挑戰(zhàn)將變得更加重要。線條邊緣粗糙度、溝槽深度和剖面、通孔邊墻粗糙度、刻蝕偏置、由于清洗造成的減薄、CMP效應(yīng)多孔低K空洞和邊墻的交叉、阻擋層粗糙度和銅表面粗糙度等，都對銅線的電子散射有負(fù)面影響并導(dǎo)致電阻率的增加?；ミB層的增加，加上新材料的使用、特征尺寸的減小、與圖案相關(guān)的工藝、替代性存儲器材料的使用、光學(xué)和RF互連等因素，使得困難不斷增加。高深寬比結(jié)構(gòu)的刻蝕、清洗和填充，特別是低K雙金屬鑲嵌結(jié)構(gòu)和納米級的DRAM，都是嚴(yán)峻的挑戰(zhàn)。用于制造新結(jié)構(gòu)的材料和工藝的結(jié)合，帶來了集成的復(fù)雜度。互連層的增加使得熱機械效應(yīng)出現(xiàn)惡化。新器件/有源器件可能會加入到互連線上。3維芯片層疊由于能夠提供功能的多樣性，因而巧妙地克服了傳統(tǒng)的互連按比例縮小的缺陷。滿足成本目標(biāo)，并且工程上可制造的解決方案的實現(xiàn)是關(guān)鍵挑戰(zhàn)。銅互連線中的失效機理問題。銅互連線作為一種新技術(shù)，在材料、工藝、布線結(jié)構(gòu)上均有別于鋁互連線，所以有其特殊的失效模式和失效機理。如小尺寸接觸和通孔的電遷移特性及熱效應(yīng)；多層互連中不同層互連線的電遷移行為；多層膜結(jié)構(gòu)對電遷移的影響；不同膜淀積工藝對其本身晶體結(jié)構(gòu)和相鄰膜晶體結(jié)構(gòu)、特性的影響等。這都需要一一研究

國際半導(dǎo)體技術(shù)發(fā)展線路圖[Mxhp]向越總結(jié)創(chuàng)入新材料以滿足導(dǎo)電性真求朝澤祗井電常歡符合尋電性和弁電常毀的新材料秤丄芒的快速乃|入的丹求給蕖辰和材御斡性帯來了桃戰(zhàn)可制造性東成丄后1制迪且聯(lián)結(jié)枸、丄藝和朝材料比成爼雜丿4川卩損枷，抗陸讒J4s介電常數(shù)的悔也°肌乏互理和曲裝架枸粒汁愷化丄貝?叫黒件的町盤件新湘、籍構(gòu)剎匸邑創(chuàng)造了新的芯片可梟性(電特tt、翩學(xué)社,機m>的展現(xiàn)a隠湫測試、建模以爲(wèi)挖制先效磯制將慮為養(yǎng)饑豆連twt的.堆逹制(W^ll-ifS)整求能實現(xiàn)血徑杓電昭騎性和町洋挖連域邊竦祖斷河樓探崖刑輪廓+通化聆就、劃燭偏％、根即洗悄況抽薄、化學(xué)機轉(zhuǎn)平坦化效應(yīng).新材稗，減少的持征尺、j和國瑋依飆的工豈等蚩屈怙件的復(fù)朶度產(chǎn)生「這桿閣挑戰(zhàn)*制迢咸木和戒肚軍可制犖1湘缺陪管理倦力需妾渺足整林的虞術(shù)和特性要事啟著特征尺寸臉繼水*互連丁莒-定賽與器杵戲牆路址圖帽莊釋，亜翹特定的晶岡尺寸卞滿足制造目標(biāo).耳離了嵌旳、污染、熱預(yù)算、清洗的禍MRmL星陪容錯工藝、消除蘇屮控制晶圜足主取其出的問曙<■在逍*的悄捉下..將0綜音的方式解抉辛局帝純利制裝口JSw五牛最重妥的挑戰(zhàn)?lb[mJ■Mihp]甸題總詰時料at輕互連絢構(gòu)尺寸效應(yīng)的影血住9通孔的創(chuàng)壁機甜度，多扎低扎材料的扎洞1』刪壁交述?昭丹衣機槌應(yīng).満占聞柘馳怛會彤祠釧紗的電」：!！我井弓起電咀增扯iffS.王堆匝連功能的控制C衙它林1先的汁量》違縷辿線機屍哎，洵轉(zhuǎn)謀皿口輪打匚迪乩脳狀.訥濁衙用，根卅皆洗潔況臧臥化學(xué)機械平坦化效陸新材科、咸少的特征尺寸*1紺MSi敕的工藝和瞽化杵帝描胖的便用以忌止學(xué)和RF互連專爭層錨凸的恒雜準(zhǔn)產(chǎn)牛了遠樣的挑血7：2眉彩生応、潔洗一納腔尺度內(nèi)齢充廉著特征尺寸的皓屮,卿加晴洗和期范爲(wèi)深覓比結(jié)閏捋發(fā)變將層和提風(fēng)件.樸別昆板k什質(zhì)怒餓戰(zhàn)靠屈弗構(gòu)利納聊娜的DRM-隼血痕雜件束成折丄也拘豺結(jié)粹“鋰拈針型議卄互連捋材料和工莒結(jié)呑以制遒斎牯拘，創(chuàng)造山第iMJfe戍窺雜攤，小商巒抓舗肚觀飪急劇用川1m學(xué)效血，新的內(nèi)態(tài)器件可能晏鈾入互淫、3維袪朮的蟲用方怯確淀處理U絡(luò)J.連結(jié)溝棚其他対皺間題的解決方案.$雒芯片J4遵通址提供強優(yōu)舸砂樂寒樣件.規(guī)囉了荷址帀連按比例螂水的不足"満足逹扭常成本目標(biāo)的丄程制嬪解決方耒是或關(guān)輕的復(fù)建拯肪1.3.2現(xiàn)在需要解決的關(guān)鍵問題和方向a.擴散阻擋層銅在SiO2中極易擴散造成對硅器件的污染，增加對SiO2的漏電流，增加了結(jié)漏電流，降低了擊穿電壓。銅也很容易氧化和被腐蝕，增加了電阻值。在銅互連時代，根據(jù)大馬士革工藝，銅的金屬化是在阻擋層上進行的，因此阻擋層材料表面，銅與阻擋層之間的熱反應(yīng)、銅在阻擋層中的擴散、銅與阻擋層的結(jié)合力對電鍍銅、銅膜形態(tài)結(jié)構(gòu)、電性能和電阻值都有重大的影響。近年來，阻擋層主要由Ta、W、Ti等難熔金屬和它們的氮化物TiN、WN、TaN等制作，淀積方法包括濺射、CVD等。在500°C以下，這些擴散材料均可起到對銅的阻擋作用，都表現(xiàn)出了比較好的熱穩(wěn)定性。由于這些阻擋材料的電阻率都比較大，阻擋層厚度應(yīng)盡量減薄以減小其接觸電阻。但擴散層如果減薄到一定厚度，將失去對銅擴散的有效阻擋能力?！魽R隨著尺寸縮小而增加口Cu擴散阻擋層的厚度有限加□AR隨著尺寸縮小而增加口Cu擴散阻擋層的厚度有限加制.SriE以卜失效率會増?3nmALDTALIDTahlIhickineEG.|nm}PVDTa^ALDTaN陰諸層都具?仃約5nm的縮放限制7hao"Hi,MAM7C.G7,MFFF.i(11 :；007；FhiluruMechanismsoFPVD飛and屮ALDTaNBarrierLar/c^forClContactApplicaticns

而且隨著深寬比的增大，阻擋層的沉積也變得越來越困難。得越來越大，但實際上只有銅才是真正的導(dǎo)體。例如，在65nm工藝時，銅導(dǎo)線的寬度和高度分別為90nm和150nm，兩側(cè)則分別為10nm,這意味著橫截面為13,500nm?的導(dǎo)線中實際上只有8,400nm2用于導(dǎo)電，效率僅為62.2%。ALDoanWriMiPVDPVDALDoanWriMiPVDPVD護故皿描層的f呆型性差匸易造成電鍍中形成孔洞"目前最有可能解決以上問題的方法是ALD和無種子電鍍。使用ALD技術(shù)能夠在高深寬比結(jié)構(gòu)薄膜沉積時具有100%臺階覆蓋率對沉積薄膜成份和厚度具有出色的控制能力，能獲得純度很高質(zhì)量很好的薄膜。而且，有研究表明：與PVD阻擋層相比ALD阻擋層可以降低導(dǎo)線電阻，因此ALD技術(shù)很有望會取代PVD技術(shù)用于沉積

阻擋層。不過ALD目前的缺點是硬件成本高，沉積速度慢，生產(chǎn)效率低。線邊緣粗糙度（LER）研究表面線邊緣粗糙度（LER）也對納米級銅線電阻有重要影響。All,號丄All,號丄J|7j緣粗糙度問題7 Fitiue2(Ofi)Pc^t-CMP7 Fitiue2(Ofi)Pc^t-CMP邀口職減n嶺pireli訓(xùn)met啡靈土Jwiitisolid Imejepre^irtt^時誌fittoderive^psceiRjfbTifiruiapfah^rf^J^einc涉敘*§丄IH50riirtj占sw響變必須俑靈側(cè)唯坡度以避免LERl-L'^惡化制程微縮下的金屬互連中線邊緣粗糙度（LER）會導(dǎo)致電阻率尺寸效應(yīng)的惡化，可以通過調(diào)整側(cè)壁坡度來降低LER對電阻率的影響。晶種層的PVD問題晶種層的PVD問題曲FavmM占±/a橡M#昭勺護在阻擋層之上淀積一層薄薄的晶種層來進行電鍍，形成的晶種層要求有一定的厚度，并具有很好的連續(xù)性，中間不能有空位。但是，由于溝槽和通孔的形貌比較大，實現(xiàn)這一目標(biāo)有一定的難度，在當(dāng)前的銅互連工藝中，擴散阻擋層和銅種子層都是通過物理氣相沉積（簡稱PVD）工藝制作。但是當(dāng)芯片的特征尺寸變?yōu)?5nm或者更小時，擴散阻擋層和銅種子層的等比例縮小將面臨嚴(yán)重困難。首先，種子層必須足夠薄，這樣才可以避免在高縱寬比結(jié)構(gòu)上沉積銅時出現(xiàn)頂部外懸結(jié)構(gòu)，防止產(chǎn)生空洞；但是它又不能太薄，防止種子層不連續(xù)造成后續(xù)電鍍銅無法生長，由于晶種層的空位而引起的電鍍空洞是互連線急需要解決的問題之一。我們可以用更寬的溝槽距離+較厚的底部覆蓋能改善溝槽填充，以及ALD沉積晶種層的方法減少晶種層產(chǎn)生的空位。-aqueuis-i」石羣gtirni迪P3tu鼎idtrfwehQprr<>n0HlghirCettcrrt$4￥Braa?Gapfillon2xnodeTrench-aqueuis-i」石羣gtirni迪P3tu鼎idtrfwehQprr<>n0HlghirCettcrrt$4￥Braa?Gapfillon2xnodeTrench1山山山"Ta:40W1D0O**Gw2&CW14tKM?.1QQA lOCmm結(jié)果證實了22納米溝槽能夠?qū)崿F(xiàn)良好填充。銅附著性問題如果阻擋層與銅完全不反應(yīng)，其阻擋作用很好，但附著性能差如果阻擋層與銅易發(fā)生反應(yīng)，則附著特性很出色，但阻擋效果不佳所以，為了同時獲得良好的阻擋特性以及與銅之間有良好的附著性理想的阻擋層材料應(yīng)該和銅產(chǎn)生某種程度的自我限制反應(yīng)。由于銅的粘附性比較差，引起電阻增加。有許多方法可以有效地改善介質(zhì)界面的粘附性，包括機械處理，濕化學(xué)處理，光暈放電和輝光放電等離子處理。而這些處理最主要的目的就是出去表面的污染物，提高表面的活性。脈沖電鍍在目前的集成電路制造中，芯片的布線和互連幾乎全部是采用直流電鍍的方法獲得銅鍍層。在電鍍的條件下，凹槽內(nèi)外電流密度分布不均勻，使凹槽內(nèi)外鍍層生長速度不一致，最終會導(dǎo)致空洞和縫隙形成。相比之下,脈沖電鍍對電鍍過程有更強的控制能力。脈沖電鍍的主要優(yōu)點有：降低濃差極化，提高了陰極電流密度和電鍍效率，減少氫脆和鍍層孔隙；提高鍍層純度,改善鍍層物理性能，獲得致密的低電阻率金屬沉積層。自退火退火工藝條件的改變會影響銅原子晶格的大小，以及自退火的進程。如果退火溫度過高，銅原子晶格過大，就容易產(chǎn)生空洞缺陷。電鍍銅有自退火的特性，即長時間的等待會使晶粒慢慢張大，互相吞并，進行二次再結(jié)晶從而導(dǎo)致孔洞缺陷的產(chǎn)生?？梢酝ㄟ^對電鍍后到化學(xué)機械研磨之間等待時間的優(yōu)化來減少電鍍后孔洞缺陷的數(shù)量。銅氧化問題銅互連線表面的氧化問題。銅很容易在空氣中氧化和硫化。如果銅被氧化，其電阻會直線