第二章 CPU通用引腳

2.38086CPU引腳及功能

8086是16位CPU。它采用高性能的N—溝道，耗盡型負載的硅柵工藝(HMOS)制造。由于受當時制造工藝的限制，部分管腳采用了分時復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝2.3.1時序概述時鐘：時鐘脈沖發(fā)生器產(chǎn)生具有一定頻率和占空比的脈沖信號主頻：時鐘的頻率時鐘周期：主頻的倒數(shù)，是CPU的基本時間計量單位，或稱為T狀態(tài)。8086主頻為5MHz，則一個時鐘周期為200ns總線周期：CPU通過總線對微處理器外部（存儲器或I/O接口）進行一次訪問所需時間稱為一個總線周期。一個最基本的總線周期由4個時鐘周期組成T1T2T3T4T1狀態(tài)：CPU往多路復(fù)用總線上發(fā)送地址信息，選中所要尋址的存儲單元或I/O端口地址。

T2狀態(tài)：CPU從總線上撤銷地址，并使總線的低16位浮置成高阻狀態(tài)，為傳送數(shù)據(jù)做準備。T3狀態(tài)：總線的高4位繼續(xù)提供狀態(tài)信息，低16位將出現(xiàn)由CPU寫出的數(shù)據(jù)，或CPU從存儲器或者外設(shè)端口讀入的數(shù)據(jù)。等待狀態(tài)：有些情況下，I/O或M不能及時配合CPU傳送數(shù)據(jù)，在T3狀態(tài)啟動之前它會通過READY引腳向CPU發(fā)出一個“未準備好”信號。CPU在T3狀態(tài)之后自動插入若干個時鐘周期Tw，直至CPU接收到“準備好”信號，自動脫離Tw狀態(tài)進入T4。

T4狀態(tài)：總線周期結(jié)束?？臻e周期Ti：兩個總線周期之間，若干個時鐘周期。2.3.28086的兩種工作工作模式最小模式：系統(tǒng)中只有8086一個處理器，所有的控制信號都是由8086CPU產(chǎn)生(MN/MX=1)。最大模式：系統(tǒng)中可包含一個以上的處理器，比如包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大的情況下，系統(tǒng)控制信號不是由8086直接產(chǎn)生，而是通過與8086配套的8288總線控制器等形成(MN/MX=0)。2.3.3CPU引腳（1）

AD15～AD0(AddressDataBus)地址/數(shù)據(jù)復(fù)用總線：傳送地址時：單向，三態(tài)輸出傳送數(shù)據(jù)時：雙向，三態(tài)輸入輸出T1狀態(tài)：輸出M或I/O端口地址信號；T2狀態(tài)：高阻狀態(tài)，為傳輸數(shù)據(jù)做準備；T3狀態(tài)：與M或I/O間傳輸數(shù)據(jù)；T4狀態(tài)：總線周期結(jié)束。（2）

A19/S6～A16/S3

(Address/Status)：地址/狀態(tài)總線：

在總周期的T1狀態(tài)A19/S6～A16/S3上是地址的高4位。在T2～T4狀態(tài)，A19/S6～A16/S3上輸出狀態(tài)信息。T1狀態(tài)時輸出的A19

～A16送到鎖存器（8282）鎖存，與AD15～AD0組成20位的地址信號；S6為0，8086當前與總線相連。S5表明中斷允許標志位IF的當前設(shè)置。S4和S3指示當前正在使用哪個段寄存器。S4S3當前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS（3）BHE/S7

(BusHighEnable/Status)：

BHE/S7：高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用，三態(tài)，輸出在總線周期的T1狀態(tài)BHE有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效，該引腳和A0

配合表示當前16位數(shù)據(jù)總線上的狀態(tài)。S7在T2～T4時輸出狀態(tài)信息，S7在8086中未定義，暫作備用狀態(tài)信號線。（4）RD(Read)讀信號，三態(tài)輸出，低電平有效

RD=0時，CPU將執(zhí)行對M/IO端口的讀操作。對M或I/O端口讀取數(shù)據(jù)，由M/IO信號控制在一個讀操作總線周期中，RD在T2T3Tw狀態(tài)均為低電平，保證CPU讀有效。（4）READY

準備就緒信號。由外部輸入，高電平有效，

READY=1，表示CPU訪問的存儲器或I／O端口己準備好傳送數(shù)據(jù)。當READY=0無效時，表示CPU訪問的存儲器或I／O端口尚未準備好傳送數(shù)據(jù)，要求CPU在T3狀態(tài)后插入一個或多個等待周期Tw，直到READY信號有效為止。（5）

TEST等待測試信號，輸入，低電平有效。當CPU執(zhí)行WAIT指令時，(WAIT指令是用來使處理器與外部硬件同步)進入空轉(zhuǎn)等待狀態(tài)，且每隔5個時鐘周期對該線的輸入進行一次測試：若TEST=1時，CPU將停止取下條指令而繼續(xù)處于等待狀態(tài)，重復(fù)執(zhí)行WAIT，直到TEST=0時，等待狀態(tài)結(jié)束，CPU才繼續(xù)往下執(zhí)行被暫停的指令。由此可見，TEST對WAIT指令起到了監(jiān)視的作用。（6）INTR(InterruptRequest)

可屏蔽中斷請求，外部輸入，電平高有效。

INTR=1有效時，表示外部設(shè)備向CPU發(fā)出中斷請求，CPU在每條指令的最后一個時鐘周期對INTR進行測試，一旦測試到有中斷請求，并且當中斷允許標志IF＝1時，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應(yīng)周期。（7）NMI(Non—MaskableInterruptRequest)

不可屏蔽中斷請求信號。邊沿觸發(fā)，正跳沿有效。CPU一旦測試到NMI請求信號，待當前指令執(zhí)行完就自動從中斷入口地址表中找到中斷服務(wù)程序的入口地址，并轉(zhuǎn)去執(zhí)行。此請求不受IF狀態(tài)的影響（8）RESET復(fù)位信號。由外部輸入，高電平有效。RESET信號至少要保持4個時鐘周期，初次接通電源時所引起的復(fù)位，則要求維持的高電平不能小于50μS。

CPU接收到該信號后，停止進行操作，并對標志寄存器(FR)、IP、DS、SS、ES及指令隊列清零，而將CS設(shè)置為FFFFH。當復(fù)位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序，由此可見，采用8086CPU計算機系統(tǒng)的啟動程序就保持在開始的存儲器中。（9）

CLK(Clock):主時鐘信號，輸入通常與8284A時鐘