第2章-4存儲器的擴(kuò)展

2.7MCS-51外部存儲器的擴(kuò)展2.7.1存儲器的分類2.7.2存儲器的主要性能目標(biāo)2.7.3RAM和ROM的擴(kuò)展連接第2章MCS-51單片機(jī)的基本結(jié)構(gòu)

2.7.1存儲器的分類1.讀寫存儲器(RAM) RAM的最重要特性是掉電后存儲的信息將丟失。雙極型RAM：存取時(shí)間短、功耗大、集成度低、價(jià)格高，主要用于要求存取時(shí)間短的微型計(jì)算機(jī)中。金屬氧化物(MOS)RAM：集成度高、功耗低、價(jià)格便宜、存取時(shí)間稍長，更加適合嵌入式應(yīng)用。2.只讀存儲器(ROM) ROM的最重要特性是掉電后存儲的信息不會丟失。掩膜工藝ROM：一旦制出成品，存儲的信息可讀出但不可改變，常用于流水線批量成長，生產(chǎn)成本低?？梢淮尉幊蘎OM（PROM或OTP）：允許用戶進(jìn)行一次編程寫入，寫入后信息將永久性固定，可讀出和使用，但不可改變內(nèi)容?？刹寥サ腜ROM（應(yīng)用最廣泛）：允許將其存儲的內(nèi)容利用物理的（紫外線）或電的方法（加上一定的電壓）擦去，擦去后可重新寫入新的內(nèi)容。擦去和寫入可多次進(jìn)行，寫入后可長期保存（10年）。通過紫外線擦除的稱為EPROM，通過電擦除的稱為EEPROM。2.7.2存儲器的主要性能指標(biāo)1.存儲容量 表達(dá)方式：芯片的存儲單元數(shù)×每個(gè)存儲單位的位數(shù)。 例：6264靜態(tài)RAM的容量為8KB×8，即它有8×1024個(gè)單元，每個(gè)單元存儲8bit（一個(gè)字節(jié)）數(shù)據(jù)。2.存取時(shí)間 存取時(shí)間是存取芯片中某一個(gè)單元的數(shù)據(jù)所需的時(shí)間。

CPU在讀寫RAM時(shí)，所提供的讀寫時(shí)間必須比RAM芯片所要求的存取時(shí)間長，才能保證正常的讀寫操作，RAM芯片的存取時(shí)間可從數(shù)據(jù)手冊(datasheet)獲得。補(bǔ)充：datasheet即芯片數(shù)據(jù)手冊，通常為pdf文件，可從網(wǎng)站獲得，如/；/3.可靠性 嵌入式系統(tǒng)常用于長時(shí)間無人值守的場合，對可靠性的要求非常高，因此存儲系統(tǒng)也必須具有很高的可靠性。4.功耗 功耗低的存儲器可減少對電源容量的要求，增強(qiáng)嵌入式系統(tǒng)的續(xù)航能力，并提高存儲系統(tǒng)的可靠性。5.價(jià)格2.7.3RAM和ROM的擴(kuò)展連接一、存儲器舉例(SRAM)靜態(tài)RAM6264(或6164)概述（8KB×8）1.引線功能

A0~A12：地址信號線。地址線數(shù)量決定了芯片的存儲單元數(shù)量，13條地址線最大可達(dá)8192個(gè)單位。地址線通常接總線的低位地址線，以便形成連續(xù)分布的存儲空間。

D0~D7：8位雙向數(shù)據(jù)線，通常接數(shù)據(jù)總線。

/CS1、CS2：片選信號引線，這兩條片選信號同時(shí)有效才能選中芯片。 不同類型芯片，片選信號數(shù)量不同，但只有當(dāng)芯片的所有片選信號同時(shí)有效才能選中芯片。 一臺微型計(jì)算機(jī)的內(nèi)存空間比一塊芯片的容量大，若要擴(kuò)展多片芯片，可利用高位地址譯碼形成片選信號，將芯片的存儲容量放在希望的地址空間上。

/OE：輸出允許信號。低電平時(shí)允許將存儲單元數(shù)據(jù)送到芯片的D0~D7引腳。

/WE：寫允許信號。低電平時(shí)允許將數(shù)據(jù)寫入芯片，高電平時(shí)允許將數(shù)據(jù)從芯片讀出。2.工作過程寫入數(shù)據(jù)：寫入單元的低位地址→A0~A12引腳要寫入的數(shù)據(jù)→D0~D7引腳/CS1(=0)、CS2(=1)有效，/WE接低電平讀出數(shù)據(jù)：讀出單位的低位地址→A0~A12引腳/CS1(=0)、CS2(=1)有效，/WE接高電平，/OE(=0)有效要讀出的數(shù)據(jù)→D0~D7引腳二、擴(kuò)展連接存儲器芯片與總線的連接，主要是按照規(guī)定的內(nèi)存地址范圍，將存儲器芯片正確地連接到總線上。芯片的片選信號由高位地址和控制信號譯碼形成，由它們決定芯片的內(nèi)存地址范圍。芯片的片選信號有兩種產(chǎn)生方式，分別是線選法和譯碼法。1.線選法：用所需的低位地址線進(jìn)行片外存儲單元的尋址，余下的高位地址線輸出各芯片的片選信號，當(dāng)芯片對應(yīng)的片選地址線輸出有效電平時(shí)，該芯片選通操作。 注意：P2.3~P2.7同時(shí)只能有一條線為低電平，否則將同時(shí)選中多個(gè)芯片，造成總線競爭使微機(jī)無法正常工作。2.譯碼法：該方法需要用到譯碼器。采用譯碼法時(shí)，仍由低位地址線作片外尋址，而高位地址線用于譯碼器的輸入，譯碼器的輸出信號作各芯片的選通信號。 可見，譯碼法的地址利用率更高，且可避免同時(shí)選中多個(gè)芯片。74LS138真值表（1）全地址譯碼方式全地址譯碼方式使存儲器芯片的每一個(gè)存儲單元唯一對應(yīng)內(nèi)存空間的一個(gè)地址，即利用地址總線的所有地址線唯一決定存儲芯片的一個(gè)單元。圖2.36中CS2有效，/CS1有效的條件是A13~A15均為高電平，因此芯片地址為

1110000000000000B(E000H)~1111111111111111B(FFFFH)

可見，低位地址(A0~A12)經(jīng)芯片內(nèi)部譯碼，決定芯片內(nèi)部的每一個(gè)單元，高位地址(A13~A15)利用譯碼器決定芯片占據(jù)的內(nèi)存空間地址段。

圖2.366224全地址譯碼連接將圖2.36中/CS1的譯碼器改為

/CS1有效的條件是A13、A14為低電平且A15為高電平，因此芯片地址為

1000000000000000B(8000H)~

1001111111111111B(9FFFH)思考：期望芯片地址為2000H~3FFFH，請?jiān)O(shè)計(jì)譯碼器。圖2.366224全地址譯碼連接（2）部分地址譯碼方式部分地址譯碼方式在決定芯片的存儲單元時(shí)沒有使用全部的地址總線。如圖2.38中A14未參與譯碼。圖中/CS1、CS2有效的條件是A13與A15均為高電平，A14即可為高電平也可為低電平，因此芯片地址為

1010000000000000B(A000H)~1011111111111111B(BFFFH)

和

1110000000000000B(E000H)~1111111111111111B(FFFFH)

圖2.386224部分地址譯碼連接部分地址譯碼由于少用了地址線參加譯碼，導(dǎo)致一塊8KB的芯片占用多個(gè)8KB的地址空間，產(chǎn)生地址重疊區(qū)。為避免總線競爭影響微機(jī)的正常工作，重疊區(qū)域不可再分配給其他芯片。部分地址譯碼的缺點(diǎn)是重疊區(qū)破壞了地址空間的連續(xù)性并減少了總的地址空間，優(yōu)點(diǎn)是譯碼器比較簡單，因此是以犧牲內(nèi)存空間為代價(jià)來換得譯碼的簡單化。三.RAM和ROM的擴(kuò)展連接舉例例1：利用現(xiàn)成的譯碼器的連接靜態(tài)RAM6116:2K*8bit總線讀寫RAM時(shí)，/WR或/RD為低電平，E有效；A15為1且A14為0時(shí)，/E有效A11~A13為000時(shí)，/Y0為0A11~A13為001時(shí)，/Y1為0因此芯片地址為

1000000000000000B(8000H)~

1000011111111111B(87FFH)

和

1000100000000000B(8800H)~

1000111111111111B(8FFFH)圖2.396116的連接

例2：單片RAM6116的擴(kuò)展連接。地址范圍：0000H～07FFH

例3：單片EPROM:2716（2KB×8）的擴(kuò)展連接。

211

→A0～A10→23×28

→P2.2～P2.0