高二物理競(jìng)賽課件電路譯碼器

電路譯碼器

電路譯碼器1.二進(jìn)制譯碼器二進(jìn)制譯碼器有n個(gè)輸入端(即n位二進(jìn)制碼)，2n個(gè)輸出線。常見的MSI譯碼器有2—4譯碼器、3—8譯碼器和4—16譯碼器。圖4-13為2—4譯碼器的邏輯電路及邏輯符號(hào)，其功能表如表4-9所示，圖4-13中A1、A0為地址輸入端，A1為高位。為狀態(tài)信號(hào)輸出端，Yi上的非號(hào)表示低電平有效。E為使能端(或稱選通控制端)，低電平有效。當(dāng)E=0時(shí)，允許譯碼器工作，中有一個(gè)為低電平輸出；當(dāng)E=1時(shí)，禁止譯碼器工作，所有輸出均為高電平。一般使能端有兩個(gè)用途：一是可以引入選通脈沖，以抑制冒險(xiǎn)脈沖的發(fā)生(參看本章4.4節(jié))；二是可以用來擴(kuò)展輸入變量數(shù)(功能擴(kuò)展)。圖4–1274LS148邏輯符號(hào)表4–874LS148的功能表

圖4-12中，小圓圈表示低電平有效，各引出端功能如下：

7~0為狀態(tài)信號(hào)輸入端，低電平有效，7的優(yōu)先級(jí)別最高，0的級(jí)別最低；

C、B、A

為代碼(反碼)輸出端，C為最高位；

E1為使能(允許)輸入端，低電平有效；當(dāng)E1=0時(shí)，電路允許編碼；當(dāng)E1=1時(shí)，電路禁止編碼，輸出C、B、A均為高電平；E0和CS為使能輸出端和優(yōu)先標(biāo)志輸出端，主要用于級(jí)聯(lián)和擴(kuò)展。

從功能表可以看出，當(dāng)E1=1時(shí)，表示電路禁止編碼，即無論7~0中有無有效信號(hào)，輸出C、B、A均為1，并且CS=E0=1。當(dāng)E1=0時(shí)，表示電路允許編碼，如果7~0中有低電平(有效信號(hào))輸入，則輸出C、B、A是申請(qǐng)編碼中級(jí)別最高的編碼輸出(注意是反碼)，并且CS=0，E0=1；如果7~0中無有效信號(hào)輸入，則輸出C、B、A均為高電平，并且CS=1,E0=0。從另一個(gè)角度理解E0和CS的作用。當(dāng)E0=0，CS=1時(shí)，表示該電路允許編碼，但無碼可編；當(dāng)E0=1，CS=0時(shí)，表示該電路允許編碼，并且正在編碼；當(dāng)E0=CS=1時(shí)，表示該電路禁止編碼，即無法編碼。圖4–132—4譯碼器邏輯電路及符號(hào)

從表4-9還可以看出，當(dāng)E=0時(shí)，2—4譯碼器的輸出函數(shù)分別為：如果用表示i端的輸出，mi表示輸入地址變量A1、A0的一個(gè)最小項(xiàng)，則輸出函數(shù)可寫成可見，譯碼器的每一個(gè)輸出函數(shù)對(duì)應(yīng)輸入變量的一組取值，當(dāng)使能端有效(E=0)時(shí)，它正好是輸入變量最小項(xiàng)的非。因此變量譯碼器也稱為最小項(xiàng)發(fā)生器。表4–92—4譯碼器功能表

圖4-14為3—8譯碼器的邏輯符號(hào)，功能表如表4-10所示。圖中，A2、A1、A0為地址輸入端，A2為高位。為狀態(tài)信號(hào)輸出端，低電平有效。E1和E2A、E2B為使能端。由功能表可看出，只有當(dāng)E1為高，E2A、E2B都為低時(shí)，該譯碼器才有有效狀態(tài)信號(hào)輸出；若有一個(gè)條件不滿足，則譯碼不工作，輸出全為高。圖4–143—8譯碼器邏輯符號(hào)表4–103—8譯碼器功能表如果用表示i端的輸出，則輸出函數(shù)為

可見，當(dāng)使能端有效(E=1)時(shí)，每個(gè)輸出函數(shù)也正好等于輸入變量最小項(xiàng)的非。二進(jìn)制譯碼器的應(yīng)用很廣，