項目八：計數(shù)器

1、項目八 計數(shù)器【案例導(dǎo)入】 裝箱流水線在現(xiàn)代工業(yè)的自動化生產(chǎn)線中，成品工件的打包裝箱通常是最后一道工序。這其中又包括傳送、計件、裝箱等幾個步驟。因此，如要流水線來實現(xiàn)這一操作，就對應(yīng)有傳送帶、計數(shù)裝置、裝箱裝置等。裝箱流水線的示意圖如圖2.8.1所示。本節(jié)重點分析的是其中的計數(shù)裝置。流水線中的計數(shù)裝置可以選取一種典型的時序邏輯電路：計數(shù)器來實現(xiàn)。進位脈沖紅外線發(fā)光二極管接收頭傳送帶工件驅(qū)動電路計數(shù)器微繼電器裝箱裝置(a)裝箱流水線結(jié)構(gòu)示意圖 (b)流水線計數(shù)裝置示意圖圖2.8.1 裝箱流水線示意圖如圖2.8.1所示，在流水線兩側(cè)分別安裝紅外線發(fā)射和接收頭。當傳送帶上沒有工件經(jīng)過時，發(fā)光二極管發(fā)

2、射出的紅外線直接落到接收頭上，接收頭輸出低電平；當工件經(jīng)過傳送帶遮住了光線，接收頭相應(yīng)的輸出高電平，工件運行過去之后再回復(fù)低電平。這樣每經(jīng)過一個工件，接收頭便向計數(shù)器送出一個計數(shù)脈沖。當工件恰好裝滿一箱（或一盒、一包等）時，計數(shù)器接收計數(shù)脈沖同時達到設(shè)定數(shù)值，計數(shù)器便向下一級的微繼電器發(fā)出計數(shù)進位信號。然后微繼電器得電吸合，驅(qū)動裝箱裝置工作，完成最后的包裝工序。實際應(yīng)用中，也常常在計數(shù)裝置中接入前述的7段顯示譯碼器，使得計數(shù)過程更加直觀的顯示出來。本案例中出現(xiàn)的計數(shù)器，是數(shù)字系統(tǒng)中使用較多的基本邏輯器件，是一種典型的時序邏輯電路。如案例中所介紹，計數(shù)器所記錄的，實際上是其輸入的時鐘脈沖的個數(shù)，

3、當計數(shù)達到預(yù)設(shè)值后，輸出端即發(fā)出進位脈沖，同時計數(shù)器實現(xiàn)自清零，重新開始下一計數(shù)循環(huán)。根據(jù)這一特性，計數(shù)器還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖、發(fā)生脈沖序列等等功能。計算機中的時序發(fā)生器、分頻器、寄存器等等都要使用計數(shù)器。計數(shù)器的核心是觸發(fā)器。如前所述，一個觸發(fā)器有“0”、“1”兩個穩(wěn)態(tài)，本身就是一個二進制的計數(shù)器。在計數(shù)器中，有一個很重要的概念叫“?！?，表示一個計數(shù)器能夠記憶輸入時鐘脈沖的數(shù)目，又稱計數(shù)容量或計數(shù)長度，其實就是指計數(shù)器電路的有效狀態(tài)數(shù)，也即計數(shù)器的進制數(shù)。若使用n個觸發(fā)器構(gòu)成計數(shù)器，則電路最多可以有2n個狀態(tài)，因此最多可以實現(xiàn)2n進制計數(shù)器。在本節(jié)案例中，假設(shè)裝滿一箱是8個工件

4、，則可以選用3個觸發(fā)器來構(gòu)成一個8進制計數(shù)器。流水線自0態(tài)（000狀態(tài)）開始工作，每裝一個工件就計入一個脈沖信號，狀態(tài)改變一次。裝入8個工件后，8進制計數(shù)器自清零（回復(fù)000狀態(tài)），待下一個工件到來時再進入一個工作循環(huán)。與此同時，信號輸出端發(fā)出進位脈沖，驅(qū)動后一級的電路。計數(shù)器具體的硬件結(jié)構(gòu)和工作過程在后續(xù)章節(jié)詳細介紹。【知識鏈接】（一）N進制計數(shù)器計數(shù)器的種類繁多。按計數(shù)器有效狀態(tài)數(shù)即模值的不同，可分為二進制計數(shù)器、十進制計數(shù)器和N進制計數(shù)器；按計數(shù)時是遞增還是遞減，可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步分，可分為同步計數(shù)器和異步計數(shù)器；按計數(shù)器中使用的開關(guān)元

5、件分，可分為TTL計數(shù)器和CMOS計數(shù)器。獲得N進制計數(shù)器常用的方法通常有兩種：一是先根據(jù)需求列出狀態(tài)圖，再用時鐘觸發(fā)器和門電路進行設(shè)計。這種方法比較繁瑣，將在后續(xù)的【擴展應(yīng)用】中詳細介紹。二是利用已有的集成計數(shù)器芯片來構(gòu)成。 集成計數(shù)器一般都設(shè)有清零輸入端和置數(shù)輸入端，其中又有同步觸發(fā)和異步觸發(fā)之分。例如：清零、置數(shù)均采用同步方式的有集成4位二進制（十六進制）同步加法計數(shù)器74LS163；均采用異步方式的有集成4位二進制可逆計數(shù)器74LS193、4位二進制異步加法計數(shù)器74LS197、十進制同步可逆計數(shù)器74LS192；清零采用異步方式、置數(shù)采用同步方式的有4位二進制同步加法計數(shù)器74LS1

6、61，十進制同步加法計數(shù)器74LS160；十進制計數(shù)器74LS290則具有異步清零、異步置“9”的功能。本書模塊三中還附有十進制同步計數(shù)器的仿真應(yīng)用實例。在利用集成計數(shù)器獲得N進制計數(shù)器時，應(yīng)注意每種集成芯片的不同功能，選擇合適的芯片，利用清零端和置數(shù)端的反饋歸零來實現(xiàn)任意進制的計數(shù)器。（二）常用集成計數(shù)器1. 集成4位二進制同步加法計數(shù)器：74LS16174LS161是集成4位二進制同步加法計數(shù)器，其工作原理與前面介紹的幾種計數(shù)器并無區(qū)別，最多可以實現(xiàn)24=16進制功能。為了使用和功能擴展的方便，在制作集成電路時，增加了一些輔助功能，其電路圖如圖2.8.2所示。CRCOLDD0 D1 D2

7、D3Q0 Q1 Q2 Q3CTTCTPCP74LS161圖2.8.2 集成計數(shù)器74LS161圖中CP是輸入計數(shù)脈沖；是清零端，在所有引腳中優(yōu)先級別最高；是置數(shù)控制端；CTP和CTT是兩個計數(shù)器工作狀態(tài)控制端；D0D3是并行輸入數(shù)據(jù)端；CO是進位信號輸出端；Q0Q3是計數(shù)器狀態(tài)輸出端。表2.8.1所示是集成計數(shù)器74LS161的狀態(tài)表。表2.8.1 74LS161的狀態(tài)表輸 入輸 出CTPCTTCPD0D1D2D3CO00000010d0d1d2d3d0d1d2d31111計 數(shù)110保 持110保 持0由表2.8.1所示狀態(tài)表可以清楚地看出，在實際應(yīng)用中，集成電路的幾個輔助功能端按照優(yōu)先級別

8、的從高到低依次是：清零端，置數(shù)控制端，兩個計數(shù)器工作狀態(tài)控制端CTP和CTT。集成4位二進制同步加法計數(shù)器74LS161具有以下功能：（1）、異步清零功能當=0時，計數(shù)器清零，使得。從表中可看出，只要=0時，其它輸入信號均不起作用。 （2）、同步并行置數(shù)功能 當沒有清零信號輸入，即=1時，置數(shù)信號才能起作用。當=0時，在CP上升沿作用下，并行輸入數(shù)據(jù)d0d3進入計數(shù)器，使。 （3）、二進制同步加法計數(shù)功能當 =1時，若兩個計數(shù)器工作狀態(tài)控制端CTP=CTT=1，則計數(shù)器在CP信號上升沿控制下按照8421編碼進行加法計數(shù)。 （4）、保持功能當 =1時，若CTPCTT=0，也就是說兩個計數(shù)器工作狀

9、態(tài)控制端至少有一個為0時，計數(shù)器將保持原狀態(tài)不變。對于進位輸出信號CO，若CTT=0，則CO=0；若CTT=1，則。 綜上所述可知，表2.8.1反映了74LS161是一個具有異步清零、同步置數(shù)、可保持狀態(tài)不變的4位二進制（十六進制）同步加法計數(shù)器。這里的同步和異步都是指的受CP脈沖的同步控制和異步控制。 類似的還有集成4位二進制（十六進制）同步加法計數(shù)器74LS163，采用同步清零、同步置數(shù)方式。其邏輯功能、計數(shù)工作原理和外引線排列與74LS161沒有大的區(qū)別。74LS160是集成十進制同步計數(shù)器，采用異步清零、同步置數(shù)方式。2. 集成4位二進制異步加法計數(shù)器：74LS197圖2.8.3是74

10、LS197的結(jié)構(gòu)框圖。圖中是異步清零端；是計數(shù)和置數(shù)控制端；CP0和CP1是兩組時鐘脈沖輸入端；D0D3是并行輸入數(shù)據(jù)端； Q0Q3是計數(shù)器狀態(tài)輸出端。74LS197Q0 Q1 Q2 Q3CP0CP1CT/LDCRD0 D1 D2 D3M1=2 AM2=8 B圖2.8.3 集成計數(shù)器74LS197結(jié)構(gòu)框圖74LS197各個引腳的功能與前面介紹的集成4位二進制同步加法計數(shù)器74LS161的對應(yīng)引腳的功能相同。值得注意的是：該集成電路有兩組CP輸入端，其內(nèi)部包括兩組相對獨立的計數(shù)器，即為圖2.8.3中的計數(shù)器A、計數(shù)器B。若將CP加在CP0端，再把Q0與CP1連接起來，則實現(xiàn)了計數(shù)器A、B的級聯(lián)，

11、構(gòu)成4位二進制即十六進制異步加法計數(shù)器，如圖2.8.3、2.8.4所示；若將CP加在CP0端，CP1端接地或置1，則僅有計數(shù)器A工作，構(gòu)成1位二進制即二進制異步加法計數(shù)器，如圖2.8.3、2.8.5所示；若將CP加在CP1端，CP0端接地或置1，則僅有計數(shù)器B工作，構(gòu)成3位二進制即八進制異步加法計數(shù)器，如圖2.8.3、2.8.6所示。因此，也把74LS197稱為二-八-十六進制計數(shù)器。CPQ0 Q1 Q2 Q3CT/LDCRD0 D1 D2 D374LS197CP0CP1CP1CP1圖2.8.4 用74LS197構(gòu)成十六進制計數(shù)器CT/LDCPQ0 CRD0 D1 D2 D374LS197CP

12、0CP1CP1CP1圖2.8.5 用74LS197構(gòu)成二進制計數(shù)器CP Q1 Q2 Q3CT/LDCRD0 D1 D2 D374LS197CP0CP1CP1圖2.8.6 用74LS197構(gòu)成八進制計數(shù)器74LS197具有以下功能：（1）、清零功能當=0時，計數(shù)器異步清零。 （2）、置數(shù)功能 當 =1、時，計數(shù)器異步置數(shù)。 （3）、二進制異步加法計數(shù)功能當 =1、時，異步加法計數(shù)。此時可以實現(xiàn)如前所述的二八十六進制功能。由此也可知，端的優(yōu)先級要高于端。集成計數(shù)器74LS197狀態(tài)表可參見74LS161狀態(tài)表。類似的應(yīng)用還有同步十進制可逆計數(shù)器74LS190，采用同步置數(shù)。同步十六進制可逆計數(shù)器7

13、4LS191，采用同步置數(shù)。所謂可逆計數(shù)器，是既可實現(xiàn)加法計數(shù)也可實現(xiàn)減法計數(shù)。3. 集成十進制異步計數(shù)器：74LS290圖2.8.7是74LS290的結(jié)構(gòu)框圖。圖中CP0和CP1是兩組時鐘脈沖輸入端；Q0Q3是計數(shù)器狀態(tài)輸出端；S9包括兩個并行端口，是置“9”端；R0包括兩個并行端口，是清零端。74LS290Q0 Q1 Q2 Q3CP0CP1S9A S9B R0A R0BFFM2=5M1=2圖2.8.7 集成計數(shù)器74LS290結(jié)構(gòu)框圖表2.8.2 74LS290的狀態(tài)簡表輸 入輸 出備注R0S9CP100000清 零11001置 900計 數(shù)當，時，計數(shù)器計數(shù)。根據(jù)不同的連接方法，74LS

14、290可實現(xiàn)二進制、五進制和十進制計數(shù)，具體可以參照集成計數(shù)器74LS197。因此，74LS290又可稱為二五十進制計數(shù)器。集成十進制異步計數(shù)器74LS290具有以下功能：（1）、異步清零功能當時，若，則計數(shù)器清零，并與CP無關(guān)。 （2）、異步置“9”功能 當時，計數(shù)器置“9”，即被置成1001的狀態(tài)。置“9”功能也與CP無關(guān)，并且其優(yōu)先級別高于R0。 （3）、計數(shù)功能 可實現(xiàn)二五十進制計數(shù)功能。如令CP=CP0、Q0=CP1，則構(gòu)成一十進制計數(shù)器。（三）用常用集成計數(shù)器構(gòu)成N進制計數(shù)器1. 同步清零（置數(shù)）端反饋歸零法例2.8.1 試用74LS163構(gòu)成十三進制計數(shù)器。解： 1寫出狀態(tài)SN

15、1的二進制代碼 2求出歸零邏輯 式中表示狀態(tài)的譯碼，表示時狀態(tài)為1的各個觸發(fā)器Q端的連乘。 3畫連線圖圖2.8.8 (a)所示為用同步清零端歸零構(gòu)成的十三進制同步加法計數(shù)器的連線圖，D0D3可隨意處理，在此做接地處理；圖2.8.8 (b)所示為用同步置數(shù)端歸零構(gòu)成的十三進制同步加法計數(shù)器的連線圖，注意此時D0D3必須接地處理，即D0D3接0。圖2.8.8 集成計數(shù)器74LS163構(gòu)成十三進制計數(shù)器2. 異步清零（置數(shù)）端反饋歸零法與方法1相比較，利用異步端歸零在歸零邏輯上略有不同。利用同步端是求出，異步端則是求出。究其原因，使用同步端反饋歸零時，計數(shù)器從0記到時，再計入一個脈沖，電路立即歸零；

16、而利用異步端反饋歸零時，狀態(tài)再計入一個脈沖，并非馬上歸零，而是先轉(zhuǎn)換到一個短暫的狀態(tài)，以的譯碼使電路歸零。持續(xù)的時間只有大約幾十納秒，轉(zhuǎn)瞬即逝而不能穩(wěn)定保持，因此不構(gòu)成計數(shù)器的一個有效計數(shù)狀態(tài)。因而就整個電路而言，仍構(gòu)成N進制計數(shù)器，只是當狀態(tài)再計入一個脈沖后，在歸零過程中，夾雜了一個的短暫過渡狀態(tài)。但該狀態(tài)必須作為歸零邏輯存在，否則就無法產(chǎn)生異步歸零信號，所以也就造成了同步端和異步端歸零邏輯的差異。例2.8.2 試用74LS197構(gòu)成十三進制計數(shù)器。解： 74LS197是一個二-八-十六進制異步加法計數(shù)器芯片，首先將其按照圖2.8.4所示，連接成十六進制計數(shù)器。然后按步驟進行：1寫出狀態(tài)SN

17、的二進制代碼 2求出歸零邏輯 3畫連線圖，如圖2.8.9所示。圖2.8.9 集成計數(shù)器74LS197構(gòu)成十三進制計數(shù)器3. 集成計數(shù)器容量擴展 當計數(shù)器容量超過現(xiàn)有計數(shù)器容量時，可用多個計數(shù)器進行擴展。如在數(shù)字鐘電路中，先將每片計數(shù)器接成十進制計數(shù)器，再分別用兩片計數(shù)器電路構(gòu)成六十、六十和二十四進制計數(shù)器，即可作為數(shù)字鐘的的秒、分和時計時器。相關(guān)內(nèi)容可參見模塊四。各計數(shù)器之間的連接方式可分為串行進位方式、并行進位方式、整體清零方式和整體置數(shù)方式。以下僅以兩級之間的級聯(lián)為例簡單說明。 串行進位方式是以低位片的進位輸出信號作為高位片的時鐘輸入信號。并行進位方式是以低位片的進位輸出信號作為高位片的工

18、作狀態(tài)控制信號（計數(shù)的使能信號），兩片的CP輸入端同時接計數(shù)輸入信號。例2.8.3 試用兩片十進制同步計數(shù)器74LS160連接成百進制計數(shù)器。解：將兩片74LS160直接按串行進位方式或并行進位方式進行連接。計數(shù)輸入111CRCOLDD0 D1 D2 D3Q0 Q1 Q2 Q3CTTCTPCP74LS160（1）11CRCOLDD0 D1 D2 D3Q0 Q1 Q2 Q3CTTCTPCP74LS160（2）11 圖2.8.10所示是按串行進位方式連接的方法。首先使兩片均工作在計數(shù)狀態(tài)，即CTP=CTT=1。當片1每計到9（1001）時C端輸出變?yōu)楦唠娖?，?jīng)反相器后使片2的CP端為低電平。下個計

19、數(shù)輸入脈沖到達后，片1計成0（0000）狀態(tài)，C端輸出變?yōu)榈碗娖?，?jīng)反相器后使片2的CP端變?yōu)楦唠娖?，此時片2的CP端產(chǎn)生一個正跳變，于是片2計入1。此后，當片1每計10個數(shù)（0到9）時，就使片2的CP端產(chǎn)生一個正跳變，即片2計入一個數(shù)，如此即可完成百進制計數(shù)。圖2.8.10 集成計數(shù)器74LS160串行進位容量擴展圖2.8.11所示是按并行進位方式連接的方法。使片1工作在計數(shù)狀態(tài)，即CTP=CTT=1。以片1的進位輸出C作為片2的使能輸入。每當片1計到9（1001）時C端輸出變?yōu)楦唠娖剑聜€CP信號到達時，片2為計數(shù)工作狀態(tài)，計入一個數(shù)，而片1計成0（0000），它的C端回到低電平。片2保持

20、不變，直至下一個C端輸出變?yōu)楦唠娖綍r。兩片74LS160完成百進制計數(shù)。計數(shù)輸入CPCTTCTPCPCO進位輸出111CRLDD0 D1 D2 D3Q0 Q1 Q2 Q3CTTCTP74LS160（1）11CRCOLDD0 D1 D2 D3Q0 Q1 Q2 Q374LS160（2）（2）進位輸出圖2.8.11 集成計數(shù)器74LS160并行進位容量擴展所謂整體清零方式或整體置數(shù)方式是將n片計數(shù)器按最簡單的連接方式連接后，將N計數(shù)狀態(tài)的歸零邏輯反饋至清零端或置數(shù)端。連接時應(yīng)注意所使用集成芯片中的同步和異步的問題。例2.8.4 試用兩片十進制同步計數(shù)器74LS160連接成二十九進制計數(shù)器解： 首先將

21、兩片74LS160連接成一個百進制計數(shù)器，這里選用并行進位連接方式連接。由于74LS160具有異步清零和同步置數(shù)功能，因此可參照例2.8.1和例2.8.2先分別寫出其歸零邏輯，再畫出連線圖。如圖2.8.12所示是按照并行進位的連接方式，采用如前所述的異步清零端反饋歸零法構(gòu)成的二十九進制計數(shù)器。本例中應(yīng)注意該電路的進位輸出信號為負脈沖。 本例還可以按照整體并行置數(shù)的連接方式，采用同步置數(shù)端反饋歸零法。連線圖可參照圖2.8.12進行連接。進位輸出LD計數(shù)輸入CPCTTCTPCPCO11CRD0 D1 D2 D3Q0 Q1 Q2 Q3CTTCTP74LS160（1）1CRCOLDD0 D1 D2 D

22、3Q0 Q1 Q2 Q374LS160（2）&（2）進位輸出圖2.8.12 集成計數(shù)器74LS160整體清零容量擴展【擴展應(yīng)用】（一）時序邏輯電路綜述1. 時序邏輯電路的基本模型如前所述，組合電路是由基本邏輯門電路所構(gòu)成的，沒有存儲功能，其任意時刻的穩(wěn)態(tài)輸出僅取決于電路該時刻的輸入。而在時序邏輯電路中，其任意時刻的穩(wěn)態(tài)輸出不僅取決于該時刻的輸入，還與電路的原狀態(tài)有關(guān)。例如前述的觸發(fā)器，其次態(tài)輸出就是由輸入信號和電路的現(xiàn)態(tài)所共同決定的。因此，時序電路的結(jié)構(gòu)中應(yīng)當存在存儲裝置，以保存電路的狀態(tài)。這一存儲電路通常就是觸發(fā)器。時序電路的一般模型就是組合電路（門電路）+存儲電路（觸發(fā)器），如圖2.8.1

23、3所示。特殊情況下也可以不加組合電路，例如各種觸發(fā)器，本身就是最簡單的時序電路。分析時序邏輯電路可以有多種工具，如前述的邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖。其中邏輯表達式是進行時序電路分析與設(shè)計的重要工具。CP時鐘方程 組合電路存儲電路 驅(qū)動方程狀態(tài)方程時序電路輸出方程圖2.8.13 時序邏輯電路結(jié)構(gòu)示意圖2. 時序邏輯電路分析與設(shè)計的基本工具如圖2.8.13所示，輸入存儲電路的信號的邏輯表達式，稱為驅(qū)動方程或激勵方程；存儲電路的輸出信號的邏輯表達式，稱為狀態(tài)方程；存儲電路本身的CP脈沖控制信號的邏輯表達式稱為時鐘方程；電路總的輸出信號的邏輯表達式稱為輸出方程。電路中存在n個觸發(fā)器，就

24、對應(yīng)有n組驅(qū)動和狀態(tài)方程。例如選用JK觸發(fā)器作為存儲電路，其CP脈沖控制信號表達式即為時鐘方程，輸入的J、K信號的表達式即為驅(qū)動方程，觸發(fā)器的特性方程即為狀態(tài)方程。上述四組方程是進行時序電路分析和設(shè)計運算過程的重要工具。3. 時序邏輯電路的主要分類（1）按照邏輯功能分，時序電路包括計數(shù)器、寄存器、移位寄存器、隨機存儲器、順序脈沖發(fā)生器等等。在實際生產(chǎn)、生活及科研活動中的時序邏輯電路又是多種多樣的，此處提到的也只是幾種比較典型的電路。（2）按時序邏輯電路中觸發(fā)器的狀態(tài)是否同步，時序電路可分為同步時序電路和異步時序電路。 同步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的各個觸發(fā)器是同步翻轉(zhuǎn)的，即在

25、這種時序電路中，各個觸發(fā)器的CP信號都是同一個時鐘脈沖輸入時鐘脈沖CP。各個存儲電路共有一個時鐘方程。異步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器，有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進行的，即在這種時序電路中，各個觸發(fā)器的CP信號不全是同一個時鐘脈沖，既可以是輸入時鐘脈沖，也可以是其它觸發(fā)器的輸出。因此，電路中存在兩個以上的時鐘方程。例如前面案例中出現(xiàn)的由T型觸發(fā)器構(gòu)成的15級異步分頻器，每一個觸發(fā)器的時鐘信號均不相同。（3）按電路輸出信號的特性，可分為Mealy型和Moore型。Mealy型時序電路：其輸出不僅與觸發(fā)器的現(xiàn)態(tài)有關(guān)，還和電路的輸入有關(guān)。例如JK觸發(fā)器、T觸發(fā)器等都屬于此類

26、型。Moore型時序電路：其輸出僅與觸發(fā)器的現(xiàn)態(tài)有關(guān)。例如T型觸發(fā)器。此外，按集成度不同又有SSI、MSI、LSI、VLSI之分；按使用的開關(guān)元件類型還有TTL和CMOS等時序電路之分。（二）同步時序邏輯電路的分析1. 例題分析例2.8.5 時序邏輯電路如圖2.8.14所示，試畫出其狀態(tài)圖和時序圖，并簡要說明邏輯功能。圖2.8.14 例2.8.5電路圖 Y Q1 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF FF1 FF2 Q1 Q2 CP0解：圖示電路由3個下降沿觸發(fā)的邊沿JK觸發(fā)器（依次表示為FF0、FF1、FF2）和1個與門所構(gòu)成。3個觸發(fā)器共有1個C

27、P脈沖控制端，無外接輸入信號，因此屬于同步Moore型的時序電路。分析電路的邏輯功能，要借助前述所介紹的重要工具：時鐘方程、驅(qū)動方程、狀態(tài)方程和輸出方程。首先讀圖，4組方程中的3組在圖2.8.14中可以直接讀出。（1）時鐘方程：（2）輸出方程：（3）驅(qū)動方程： 狀態(tài)方程需要通過計算求取。由于圖中是3個觸發(fā)器，因此對應(yīng)有3組驅(qū)動方程和狀態(tài)方程。只需將每一組輸入信號J、K的表達式即驅(qū)動方程代入JK觸發(fā)器的特性方程中即可得到狀態(tài)方程。對于FF0：。將J0、K0的值代入計算得到：。以此類推，繼續(xù)計算FF1和FF2，得到狀態(tài)方程 然后將觸發(fā)器的所有狀態(tài)組合帶入到狀態(tài)方程，經(jīng)計算列出狀態(tài)表：表2.8.3

28、例2.8.5的狀態(tài)表時鐘條件現(xiàn) 態(tài)次 態(tài)輸出CPY00000100010110010101001111101000001101010111010001111100根據(jù)狀態(tài)表可以畫出相應(yīng)的狀態(tài)圖，體現(xiàn)電路的狀態(tài)遷移情況，再根據(jù)狀態(tài)圖得到時序圖，以體現(xiàn)電路的輸出波形情況。分別見于圖2.8.15和圖2.8.16。（a）有效循環(huán) （b）無效循環(huán) 排列順序：/Y nnnQQQ012 000 001 011100 110 111/0 /0 /0/0 /0 /1 010 101 /0 /1 圖2.8.15 例2.8.5的狀態(tài)圖CPQ0Q1Q2YD3圖2.8.16 例2.8.5的時序圖最后就可以由狀態(tài)圖和時序

29、圖來確定電路的邏輯功能。在時序電路中，凡是被利用了的狀態(tài)都叫做有效狀態(tài)；凡是沒有被利用的狀態(tài)都叫做無效狀態(tài)。凡是有效狀態(tài)形成的循環(huán)都稱為有效循環(huán)；而無效狀態(tài)形成的循環(huán)則稱為無效循環(huán)。有效狀態(tài)和無效狀態(tài)并不是絕對的，而是相對的，要看在電路中到底利用了那些狀態(tài)。在本例中，假如取000、001、011、111、110、100這6個狀態(tài)作為有效狀態(tài)，則該6個狀態(tài)組成有效循環(huán)。如圖2.8.15（a）所示。如此，分析結(jié)論：該電路的邏輯功能為一個六進制計數(shù)器。2. 案例回顧在裝箱流水線案例中，若設(shè)計每箱裝6個工件，則可以選用本例中的六進制計數(shù)器。流水線自0態(tài)（000狀態(tài)）開始工作，每裝入一個工件計數(shù)器就計入

30、一個脈沖信號，自身狀態(tài)改變一次。裝入6個工件后，計數(shù)器完成圖2.8.15（a）所示的有效循環(huán)，計滿清零，然后等待下一個工件到來進入又一個工作循環(huán)。輸出信號Y作為計數(shù)器進位信號，當且僅當計數(shù)器計滿清零時發(fā)出，驅(qū)動裝箱裝置，完成最后的裝箱操作。時序電路中，雖然存在無效狀態(tài)，但他們并沒有形成循環(huán)，這樣的時序電路叫做能夠自啟動的時序電路。時序電路中，既有無效狀態(tài)，且無效狀態(tài)又形成了無效循環(huán)，這樣的電路叫做不能自啟動的時序電路。顯然，例2.8.5屬于不能自啟動的時序電路。這種時序電路一旦由于某種原因落入無效循環(huán)，便自動無法回到有效循環(huán)，必須依靠外加信號使其恢復(fù)正常工作。3. 時序電路分析的一般步驟通過例

31、2.8.5的分析，可以總結(jié)得出時序邏輯電路分析的一般步驟。如圖2.8.17所示。功能說明狀態(tài)表狀態(tài)圖時序圖狀態(tài)方程時鐘方程驅(qū)動方程輸出方程計算讀圖分析推導(dǎo)邏輯抽象圖2.8.17 時序邏輯電路分析的一般步驟時序電路分析的一般步驟大致可以分為4個模塊：（1）讀圖模塊。首先觀察題目給出的電路圖，讀圖后可以將驅(qū)動方程和輸出方程直接寫出。如果是異步的時序電路還要讀圖寫出時鐘方程，如是例2.8.5所示的同步時序電路，時鐘方程也可以不寫。（2）計算模塊。第二步是要通過計算求出狀態(tài)方程，也就是各個觸發(fā)器的次態(tài)輸出邏輯表達式。只需將驅(qū)動方程帶入相應(yīng)觸發(fā)器的特性方程即可得到。（3）分析推導(dǎo)模塊。這一步是時序電路分

32、析的關(guān)鍵，也是運算量最大的一步。時序電路的狀態(tài)，都是由組成時序電路的各觸發(fā)器來記憶和表示的，因此這一模塊應(yīng)從狀態(tài)方程入手。通常是先根據(jù)狀態(tài)方程列出狀態(tài)表，然后依次作出狀態(tài)圖和時序圖。在此要注意幾個問題：1）代入計算時應(yīng)注意到狀態(tài)方程的有效時鐘條件，當時鐘條件不滿足時，觸發(fā)器應(yīng)保持原來的狀態(tài)不變，這一點在后續(xù)的異步時序電路的分析中尤為重要；2）電路的現(xiàn)態(tài)是指組成該電路各個觸發(fā)器的現(xiàn)態(tài)組合；3）不能漏掉任何可能出現(xiàn)的現(xiàn)態(tài)和輸入的取值；4）現(xiàn)態(tài)的起始值如果給定了，可以從給定值開始依次進行計算，倘若未給定可以從自己設(shè)定的起始值開始依次計算。 （4）邏輯抽象模塊。一般情況下，用狀態(tài)圖或狀態(tài)表就可以反映電

33、路的工作特性。但是，在實際應(yīng)用中，各個輸入、輸出信號都是有確定的物理含義，因此，常常需要參考時序圖，結(jié)合這些信號的實際物理含義進一步說明電路的具體功能，如計數(shù)器、寄存器等等。 以上步驟并不是分析電路時必需的固定程序，實際分析電路時應(yīng)根據(jù)具體的情況靈活進行分析。（三）異步時序邏輯電路的分析異步時序邏輯電路的分析方法與例2.8.5所示的同步時序邏輯電路基本相同，只是在考慮CP脈沖時略有差異，因為異步時序邏輯電路中作用于各個觸發(fā)器的時鐘脈沖信號不是同一個，在分析時應(yīng)仔細考慮各個觸發(fā)時刻各觸發(fā)器的時鐘條件是否滿足。下面參照圖2.8.17處理一例異步時序電路的分析。例2.8.6 時序邏輯電路如圖2.8.

34、18所示，試畫出其狀態(tài)圖和時序圖，并簡要說明邏輯功能。 CP Q2 Q2 1D C1 1D C1 Q1 Q1 FF0 FF1 FF2 1D C1 Q0 Q圖2.8.18 例2.8.6的電路圖解：一、讀圖，寫方程式1、時鐘方程： 2、輸出方程：無明顯的輸出端，此時一般將Q2視為輸出端，輸出方程不寫出 3、驅(qū)動方程： 二、計算，求狀態(tài)方程根據(jù)D觸發(fā)器特性方程 Qn+1=D 可求得： Q1上升沿時刻有效 Q0上升沿時刻有效 CP上升沿時刻有效這一模塊和同步時序電路相區(qū)別之處就在于3個狀態(tài)方程成立的時鐘條件各不相同。這一點將集中體現(xiàn)在第三步的狀態(tài)表中三、分析推導(dǎo)1、狀態(tài)表依次將電路的現(xiàn)態(tài)代入到狀態(tài)方程

35、中，可求電路的次態(tài)。需要特別注意的是令狀態(tài)方程有效的時鐘條件，只有當時鐘條件被滿足時，觸發(fā)器才會按照狀態(tài)方程更新狀態(tài)，否則如表2.8.4中陰影部分所示，觸發(fā)器將保持原狀態(tài)不變。表2.8.4 例2.8.6的狀態(tài)表時鐘條件現(xiàn) 態(tài)次 態(tài)CP2CP1CP00001110010000100010110101000111011001101011111102、狀態(tài)圖根據(jù)狀態(tài)表可以很方便的得到狀態(tài)圖。 000001010011 111110101100排列順序： Q2nQ1nQ0n 圖2.8.19 例2.8.6的狀態(tài)圖3、時序圖在時序圖中可以更清晰看出3個觸發(fā)器各自的時鐘脈沖觸發(fā)情況。CPQ0Q1Q2圖2.8

36、.20 例2.8.6的時序圖四、邏輯抽象通過觀察狀態(tài)圖和時序圖，顯然可知該電路是一個八進制計數(shù)器，或稱3位二進制減法計數(shù)器。本例中，電路共8個狀態(tài)，全部是有效狀態(tài)，屬于能自啟動的Moore型時序邏輯電路。（四）同步時序邏輯電路的設(shè)計1. 同步時序電路設(shè)計的一般步驟同步時序電路設(shè)計與分析是一對互逆的過程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷?，設(shè)計出符合要求的時序邏輯電路。大體上可以沿著圖2.8.17所示的步驟反轉(zhuǎn)一遍，仍可分成四個模塊。 （1）進行邏輯抽象，求最簡狀態(tài)圖并進行狀態(tài)分配 根據(jù)給定的設(shè)計要求，首先確定輸入變量、輸出變量、電路內(nèi)部狀態(tài)間的關(guān)系及狀態(tài)數(shù)；然后定義輸入變量、輸出變量

37、邏輯狀態(tài)的含義，進行狀態(tài)賦值，并對電路的各個狀態(tài)進行編號；最后按題意建立原始狀態(tài)圖。 在原始狀態(tài)圖中，凡是在輸入相同時，輸出相同、要轉(zhuǎn)換到的次態(tài)也相同的狀態(tài)，稱為等價狀態(tài)。顯然，對外部電路來說，等價狀態(tài)是可以合并的，多個等價狀態(tài)合并成一個狀態(tài)，并將多余的都去掉，即可得到最簡的狀態(tài)圖。 然后確定二進制代碼的位數(shù)，如果用M表示電路狀態(tài)數(shù)，用n代表要使用的二進制代碼的位數(shù)，那么根據(jù)編碼的概念，可以用下式來確定n： 2n-1M2n 對電路狀態(tài)進行編碼，因為n位二進制代碼有2n種不同的取值，用來對M個狀態(tài)進行編碼，方案有很多。選用恰當?shù)木幋a方法可以得到比較簡單的設(shè)計電路，否則設(shè)計出來的電路就會比較復(fù)雜。

38、所以在設(shè)計時應(yīng)仔細研究，反復(fù)比較以得到較合理的方案。最后根據(jù)已選定的編碼方案，畫出用二進制代碼表示電路狀態(tài)的狀態(tài)圖，在這種狀態(tài)圖中，電路的次態(tài)、輸出與現(xiàn)態(tài)及輸入間的函數(shù)關(guān)系都準確無誤的被規(guī)定了。（2）選擇觸發(fā)器，求時鐘方程、輸出方程和狀態(tài)方程 首先要選擇觸發(fā)器，一般可供選擇的觸發(fā)器是JK觸發(fā)器和D觸發(fā)器，前者功能齊全使用靈活，后者控制簡單設(shè)計容易。至于觸發(fā)器的個數(shù)，應(yīng)等于對電路狀態(tài)進行編碼的二進制代碼的位數(shù)，即為n。 其次求時鐘方程，由于同步時序電路的時鐘信號相同，因此都選用輸入CP脈沖即可。 再次求輸出方程，可以從狀態(tài)圖中規(guī)定的輸出與現(xiàn)態(tài)和輸入的邏輯關(guān)系寫出輸出信號的標準與或表達式，并用公式

39、法化簡為最簡表達式。也可以將狀態(tài)圖畫成卡諾圖，再用圖形法化簡。需要注意的是，不管用那種方法，無效狀態(tài)對應(yīng)的最小項應(yīng)當成約束項來處理，因為在電路正常工作時，這些狀態(tài)是不會出現(xiàn)的。 最后求狀態(tài)方程，既可以由狀態(tài)圖直接寫出次態(tài)的標準與或表達式，再用公式法求最簡與或式；也可以由狀態(tài)圖畫出卡諾圖后，利用圖形法化簡。不管用何種方法，在化簡時都應(yīng)充分利用約束項使之化成最簡。（3）對照比較，求驅(qū)動方程 將化簡后狀態(tài)方程變換形式，使之和選用的觸發(fā)器的特性方程具有相同的形式，并與觸發(fā)器的特性方程比較，按照變量相同、系數(shù)相等，兩方程必相等的原則進行對照比較，求出驅(qū)動方程，即各個觸發(fā)器同步輸入端信號的邏輯表達式。（4）畫邏輯電路圖，檢查設(shè)計的電路能否自啟動 先畫出觸發(fā)器，并將其進行必要的編號，標出有關(guān)的輸入端和輸出端，然后根據(jù)所求的時鐘方程、驅(qū)動方程和輸出方