數(shù)字電子技術(shù)智慧樹知到期末考試答案章節(jié)答案2024年臨沂大學(xué)

數(shù)字電子技術(shù)智慧樹知到期末考試答案+章節(jié)答案2024年臨沂大學(xué)已知邏輯功能，求解邏輯表達(dá)式的過程稱為邏輯電路的設(shè)計(jì)。（）

答案:錯如果對160個符號進(jìn)行二進(jìn)制編碼，則至少需要7位二進(jìn)制數(shù)。（）

答案:錯判斷時序邏輯電路能否自啟動可通過判斷該電路是否存在有效循環(huán)來實(shí)現(xiàn)。（）

答案:錯或邏輯關(guān)系是“有0出0，見1出1”。（）

答案:錯觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。（）

答案:錯TTL或門電路不使用的輸入端可以接地。（）

答案:對同步計(jì)數(shù)器中的同步是指各觸發(fā)器受同一時鐘脈沖的控制。（）

答案:對CMOS邏輯與門電路，多余的輸入端可以懸空。（）

答案:錯(30.25)10=(11110.01)2=(1E.1)16。（）

答案:錯因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（）

答案:錯量化的兩種方法中舍尾取整法較好些。（）

答案:錯正邏輯約定的與非門按負(fù)邏輯約定為或非門。（）

答案:對存儲容量為4K×8位的RAM存儲器，其地址線為12條。（）

答案:對能夠?qū)崿F(xiàn)“線與”的TTL門電路叫OD門（）

答案:錯下列說法錯誤的是:（?

?）

答案:555定時器沒有清零端###555定時器在工作時清零端應(yīng)接低電平BCD碼是一種用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)碼的方法。（）

答案:對用卡諾圖化簡邏輯函數(shù)時，在化簡后的最簡表達(dá)式中：（）

答案:與項(xiàng)的個數(shù)最少###每個與項(xiàng)中含有的變量個數(shù)最少（25.7）10＝（11001.101）2＝（19.Ｂ）16（）

答案:對

答案:3種

答案:下列函數(shù)中，是最小項(xiàng)表達(dá)式形式的是:（

）。

答案:

答案:五N個觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度為（）進(jìn)制的計(jì)數(shù)器。

答案:2N###2N8位輸入的二進(jìn)制編碼器，其輸出端的個數(shù)為：（）

答案:3N個觸發(fā)器可以構(gòu)成能寄存()位二進(jìn)制數(shù)碼的寄存器。

答案:NRS觸發(fā)器兩個穩(wěn)態(tài)，它可記錄兩位二進(jìn)制碼。（）

答案:錯555電路的輸出只能出現(xiàn)兩個狀態(tài)穩(wěn)定的邏輯電平之一。（）

答案:對能夠?qū)個輸入數(shù)據(jù)，根據(jù)需要分配到任何1個輸出端的電路叫數(shù)據(jù)分配器。（）

答案:對設(shè)計(jì)一個3進(jìn)制計(jì)數(shù)器可用2個觸發(fā)器實(shí)現(xiàn)。（）

答案:對就工作方式而言，時序電路可分為同步時序電路電路和異步時序電路兩大類。（）

答案:對DAC的輸入數(shù)字量的位數(shù)越多，分辯能力越強(qiáng)。（）

答案:對基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（）

答案:錯有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)143。（）

答案:錯CMOS傳輸門，具有雙向傳輸特性。（）

答案:對DAC的含義是數(shù)-模轉(zhuǎn)換、ADC的含義是模數(shù)轉(zhuǎn)換。（）

答案:對優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（）

答案:對4線—16線譯碼器有4個輸入端和16個輸出端。（）

答案:對一個D觸發(fā)器有1個穩(wěn)態(tài)，它可存儲1位二進(jìn)制數(shù)。（）

答案:錯ADC0809輸出的是10位二進(jìn)制數(shù)碼。（）

答案:錯二進(jìn)制數(shù)（11010)B轉(zhuǎn)換成十進(jìn)制數(shù)是(25)D。（）

答案:錯十進(jìn)制計(jì)數(shù)器是用十進(jìn)制數(shù)碼“0～9”進(jìn)行計(jì)數(shù)的。（）

答案:錯在讀寫的同時還需要不斷進(jìn)行數(shù)據(jù)刷新的是動態(tài)存儲單元。（）

答案:對同步計(jì)數(shù)器中各觸發(fā)器同時輸入信號。（）

答案:錯典型的TTL與非門電路使用的電路為電源電壓為5V，其輸出高電平為2V。（）

答案:錯（57.625）10＝（71.5）8＝（39.A）16（）

答案:對

答案:D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（）

答案:對與十進(jìn)制數(shù)143相等的是：（）

答案:（8F）16###（000101000011）8421BCD###（10001111）2下列觸發(fā)器中，存在約束條件的是：（）

答案:基本RS觸發(fā)器###同步RS觸發(fā)器###主從RS觸發(fā)器由555定時器組成的施密特觸發(fā)器能自動產(chǎn)生脈沖信號，該電路的兩個工作狀態(tài)為暫穩(wěn)態(tài)。（）

答案:錯TTL與非門多余的輸入端不容許接地。（）

答案:對TTL與非門多余未用的輸入端的處理方法通常有：（）

答案:與其他信號輸入端并接使用###將其經(jīng)1~3千歐電阻接電源###接高電平

答案:邏輯函數(shù)中的邏輯“與”和它對應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為：（）

答案:邏輯乘僅具有置“0”和置“1”功能的觸發(fā)器是：（）

答案:D觸發(fā)器

答案:

答案:

答案:下列各式是四變量A，B，C，D的最小項(xiàng)的是:（

）

答案:屬于組合邏輯電路的是：（）

答案:譯碼器用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，R、C為外接定時元件，則輸出脈沖寬度TW=0.7RC。（）

答案:錯CMOS電路的電源電壓為3-18V。（）

答案:對JK觸發(fā)器只要J，K端同時為1，則一定引起狀態(tài)翻轉(zhuǎn)。（）

答案:錯EEPROM具有數(shù)據(jù)長期保存的功能且比EPROM在數(shù)據(jù)改寫上更方便。（）

答案:對數(shù)碼可以并行輸入、并行輸出的寄存器是移位寄存器。（）

答案:對二進(jìn)制計(jì)數(shù)中各位的基數(shù)是2，不同數(shù)位的權(quán)是2的冪。（）

答案:對將2001個“1”同或起來得到的結(jié)果是0。（）

答案:對異步時序電路的響應(yīng)速度要比同步時序電路的響應(yīng)速度快。（）

答案:錯將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為取樣。（）

答案:錯施密特觸發(fā)器的作用就是利用其回差特性穩(wěn)定電路。（）

答案:錯卡諾圖中為1的方格均表示一個邏輯函數(shù)的最小項(xiàng)。（）

答案:對十進(jìn)制數(shù)（128）10對應(yīng)的二進(jìn)制數(shù)是（10000010）2（）

答案:錯當(dāng)決定事件發(fā)生的所有條件中任一個（或幾個）條件成立時，這件事件就會發(fā)生，這種因果關(guān)系稱為與運(yùn)算。（）

答案:錯同步RS觸發(fā)器對觸發(fā)信號的約束方程是SR=0。（）

答案:對維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來時。（）

答案:錯當(dāng)高電平表示邏輯0、低電平表示邏輯1時稱為負(fù)邏輯。（）

答案:對一組四位二進(jìn)制數(shù)組成的BCD碼只能表示一位十進(jìn)制數(shù)碼。（）

答案:對采樣保持電路中，采樣信號的頻率fS和原信號中最高頻率成分fimax之間的關(guān)系是fS＝fimax。（）

答案:錯鐘控的RS觸發(fā)器的約束條件是：R＋S=0。（）

答案:錯莫爾型時序邏輯電路，分析時通常不寫輸出方程。（）

答案:對模數(shù)轉(zhuǎn)換器（ADC）兩個最重要的指標(biāo)是轉(zhuǎn)換精度和轉(zhuǎn)換速度。（）

答案:對有許多種不同的BCD碼。（）

答案:對對于任意一組變量的取值，可使全體最小項(xiàng)之和為1。（）

答案:對組合邏輯電路中的每一個門實(shí)際上都是一個存儲單元。（）

答案:錯當(dāng)兩個輸入信號相同時，同或門的輸出為1；異或門的輸出為0。（）

答案:對目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是TTL電路和CMOS電路。（）

答案:對因?yàn)锽CD碼是一組四位二進(jìn)制數(shù)，所以BCD碼能表示十六進(jìn)制以內(nèi)的任何一個數(shù)碼。（）

答案:錯

答案:若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用555定時器電路。（）

答案:錯隨機(jī)存取存儲器（RAM）主要由地址譯碼器、存儲矩陣和讀寫控制電路三部分構(gòu)成。（）

答案:對全面描述一個異步時序邏輯電路的功能，必須使用的邏輯方程式是：（）

答案:狀態(tài)方程###時鐘方程###驅(qū)動方程下列敘述正確的是：（）

答案:譯碼器屬于組合邏輯電路###計(jì)數(shù)器屬于時序邏輯電路下列表達(dá)式中正確的是：（）

答案:A.0=0###1+A=1采用四位比較器對兩個四位數(shù)比較時，先比較最低位。（）

答案:錯下列邏輯代數(shù)運(yùn)算正確的是（

）。

答案:由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合為：（）

答案:00

答案:8進(jìn)制計(jì)數(shù)器

答案:譯碼器的輸入量是：（）

答案:二進(jìn)制

答案:保持高電平“1”

答案:在模數(shù)轉(zhuǎn)換過程中，將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為：（）

答案:取樣邏輯變量的同或表達(dá)式為：（

）

答案:Y=AB+C的對偶式為：（）

答案:（A+B）C僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是：（）

答案:T觸發(fā)器A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。（）

答案:錯與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。

答案:網(wǎng)絡(luò)電阻精度有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為：（）

答案:8.125V集成D/A轉(zhuǎn)換器不可以用來構(gòu)成:（）

答案:加法器D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）

答案:對輸入至少10位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。（）

答案:對已知某一DAC電路的最小分辯電壓ULSB＝40mV，最大滿刻度輸出電壓UFSR＝0.28V，則該電路輸入二進(jìn)制數(shù)字量的位數(shù)n為：（）

答案:3已知被轉(zhuǎn)換的信號的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于10kHz。（）

答案:錯雙積分A/D轉(zhuǎn)換器轉(zhuǎn)換時間的范圍大約在：（）

答案:幾十毫秒MP３音樂播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯ζ髦械臄?shù)字信號轉(zhuǎn)換成優(yōu)美動聽的模擬信號——音樂。（）

答案:對555集成定時器構(gòu)成的施密特觸發(fā)器，當(dāng)電源電壓為15V時，其回差電壓△UT值為：（）

答案:5V如圖所示電路為由555定時器構(gòu)成的：（）。

答案:施密特觸發(fā)器某電路的輸入波形UI

和輸出波形UO

如圖所示，則該電路為（

）。

答案:單穩(wěn)態(tài)觸發(fā)器用來鑒別脈沖信號幅度時，應(yīng)采用：（）

答案:施密特觸發(fā)器施密特觸發(fā)器可用于將三角波變換成正弦波。（）

答案:錯施密特觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。（）

答案:對單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。（）

答案:對能將正弦波變成同頻率方波的電路為：（）

答案:施密特觸發(fā)器多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

答案:對555定時器不僅可以組成多諧振蕩器，而且還可以組成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（）

答案:對單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于：（）

答案:電路本身的電容、電阻的參數(shù)石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）

答案:錯單穩(wěn)態(tài)觸發(fā)器的主要用途是：（）

答案:延時、定時、整形為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是：（）

答案:采用石英晶體振蕩器如圖所示用ROM實(shí)現(xiàn)的邏輯函數(shù)是（）。

答案:RAM與ROM比較，其缺點(diǎn)是掉電丟失信息。（）

答案:對ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)：（）

答案:計(jì)數(shù)器ROM一般用在需要頻繁讀寫數(shù)據(jù)的場合。（）

答案:錯存儲器容量的擴(kuò)展即是位數(shù)和字長的擴(kuò)展。（）

答案:錯要構(gòu)成容量為4K×8的RAM，需要多少片容量為256×4的RAM？（）

答案:32隨機(jī)存取存儲器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，則存儲器中的內(nèi)容將：（）

答案:不確定隨機(jī)存取存儲器具有讀/寫功能。（）

答案:對ROM的存儲容量為1K×8，則地址碼和數(shù)據(jù)線的位數(shù)分別為：（）

答案:10；8用1K×4位的DRAM設(shè)計(jì)4K×8位的存儲器的系統(tǒng)需要的芯片數(shù)是：（）

答案:8FPGA是現(xiàn)場可編程門陣列，屬于低密度可編程器件。（）

答案:錯如圖所示的時序邏輯電路的功能為：（）

答案:四進(jìn)制減法計(jì)數(shù)器用集成計(jì)數(shù)器74HVC161構(gòu)成的計(jì)數(shù)器如圖(a)所示，則該計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖為(b)。（）

答案:對如圖所示時序邏輯電路的功能為同步四進(jìn)制加法計(jì)數(shù)器。（）

答案:對某計(jì)數(shù)器的輸出波形如圖所示，該計(jì)數(shù)器是：（

）

答案:六進(jìn)制計(jì)數(shù)器用集成計(jì)數(shù)器74HVC161構(gòu)成的計(jì)數(shù)器為八進(jìn)制加計(jì)數(shù)器。（）

答案:錯如圖所示時序邏輯電路的功能為四進(jìn)制減法計(jì)數(shù)器。（）

答案:錯如圖所示的電路（圖中為上升沿Jk觸發(fā)器），設(shè)觸發(fā)器當(dāng)前狀態(tài)Q3

Q2

Q1為“100”，則在時鐘作用下，觸發(fā)器下一狀態(tài)（Q3

Q2

Q1）為：（）

答案:“011”8位移位寄存器，串行輸入時經(jīng)（）個脈沖后，8位數(shù)碼全部移入寄存器中。

答案:8如圖所示電路的邏輯功能為異步三進(jìn)制加法計(jì)數(shù)器。（設(shè)觸發(fā)器的初態(tài)為零）（）

答案:錯下列電路中，不屬于時序邏輯電路的是：（）

答案:數(shù)據(jù)選擇器###譯碼器計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個數(shù)。（）

答案:錯時序電路中一定含有記憶功能的器件。（）

答案:對把一個5進(jìn)制計(jì)數(shù)器與一個10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（）

答案:錯根據(jù)組成計(jì)數(shù)器的各觸發(fā)器狀態(tài)翻轉(zhuǎn)的時間與CP的關(guān)系分類，計(jì)數(shù)器可分為哪兩種：（）

答案:同步和異步同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的最顯著優(yōu)點(diǎn)是：（）

答案:工作速度快異步時序電路的各級觸發(fā)器類型不同。（）

答案:錯四個觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有多少個有效狀態(tài)。（）

答案:4同步時序電路具有統(tǒng)一的時鐘CP控制。()

答案:對時序邏輯電路的特點(diǎn)是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系。（）

答案:錯已知某觸發(fā)器的功能表如表所示（A、B為觸發(fā)器的輸入），則其輸出信號的表達(dá)式為：(

)。

答案:如果觸發(fā)器的次態(tài)僅取決于CP（）時輸入信號的狀態(tài)，就可以克服空翻。

答案:上升（下降）沿為實(shí)現(xiàn)如圖所示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為：(

)。

答案:非門要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為：（）

答案:01下列觸發(fā)器中沒有約束條件的是：（）

答案:邊沿D觸發(fā)器如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的：（）

答案:不變對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）

答案:錯RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）

答案:對同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）

答案:對如果把觸發(fā)器的JK輸入端接到一起，該觸發(fā)器就轉(zhuǎn)換成（）觸發(fā)器。

答案:T由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（）

答案:錯邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。（）

答案:雙同步RS觸發(fā)器的兩個輸入信號RS為00，要使它的輸出從0變成1，它的RS應(yīng)為：（）

答案:01用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的邏輯圖如圖所示，則邏輯函數(shù)Y=AB+BC+AC。（）

答案:對如圖所示，圖中Y的最簡與或表達(dá)式為：（）

答案:如圖所示所示組合邏輯電路的功能為：（）

答案:判斷輸入變量是否相等利用2個74LS138和1個非門，可以擴(kuò)展得到1個（)線譯碼器。

答案:4-16八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（）

答案:錯欲對全班43個學(xué)生以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制碼的位數(shù)是：（）

答案:6十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端的個數(shù)為：（）

答案:4共陽接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）

答案:錯如圖所示組合邏輯電路的功能為半加器。（）

答案:對已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，)。則輸出Y7～Y0是：（）

答案:11110111一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是：（）

答案:4:10與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是：（）

答案:提高運(yùn)算速度編碼與譯碼是互逆的過程。（）

答案:對在正邏輯條件下，如圖所示的邏輯電路為(

)。

答案:與門對于TTL與非門閑置輸入端的處理，可以：（）

答案:接電源###與有用輸入端并聯(lián)###通過3kΩ電阻接電源已知某二變量輸入邏輯門的輸入A、B及輸出Y的波形如圖所示，則可判斷該邏輯門為：(

)。

答案:與門在TTL邏輯門中，為實(shí)現(xiàn)“線與”，應(yīng)選用：（）

答案:OC門以下電路中常用于總線應(yīng)用的：（）

答案:TSL傳輸門CMOS或非門與TTL或非門的邏輯功能完全相同。（）

答案:對以下電路中可以實(shí)現(xiàn)“線與”功能的有：（）

答案:漏極開路門###集電極開路門將二個或二個以上的普通TTL與非門的輸出端直接相連，可實(shí)現(xiàn)線與。（）

答案:錯當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（）

答案:對CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是：（）

答案:電源范圍寬###低功耗###抗干擾能力強(qiáng)CMOS門電路的閑置輸入端可以懸空。（）

答案:錯三極管作為開關(guān)使用時，要提高開關(guān)速度，可以：（）

答案:采用抗飽和三極管###降低飽和深度###采用有源泄放回路可用于總線結(jié)構(gòu)進(jìn)行分時傳輸?shù)拈T電路是：（）

答案:三態(tài)門下列函數(shù)中，是最小項(xiàng)表達(dá)式形式的是:（

）。

答案:

答案: