帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述_第1頁
帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述_第2頁
帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述_第3頁
帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述_第4頁
帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

帶隙基準(zhǔn)源研究現(xiàn)狀與發(fā)展前景綜述摘要:帶隙基準(zhǔn)源(BandgapReference),又稱能隙基準(zhǔn)源。由于其具有優(yōu)異的溫度穩(wěn)定性,常用于高精度的電壓參考?;鶞?zhǔn)電壓源是集成電路中一個重要的單元模塊。它的溫度穩(wěn)定性以及抗噪聲能力影響到整個系統(tǒng)的精度和性能。近年來,芯片系統(tǒng)集成(SOC)技術(shù)已經(jīng)受到學(xué)術(shù)界及工業(yè)界廣泛關(guān)注。隨著電路系統(tǒng)結(jié)構(gòu)的進(jìn)一步復(fù)雜化,對模擬電路基本模塊提出了更高精度及速度的要求。而帶隙基準(zhǔn)源相較于傳統(tǒng)基準(zhǔn)源有諸多優(yōu)點,應(yīng)用廣泛,研究價值大,發(fā)展前景良好。關(guān)鍵詞:帶隙基準(zhǔn)源;集成電路;芯片系統(tǒng)集成;高精度1、引言輸出不隨溫度、電源電壓變化的基準(zhǔn)源在模擬和混合集成電路中應(yīng)用非常廣泛,例如數(shù)據(jù)轉(zhuǎn)換電路與穩(wěn)壓電路[1]。在集成電路中,有三種常用的基準(zhǔn)源:掩埋齊納(Zener)基準(zhǔn)源、XFET基準(zhǔn)源和帶隙(Bandgap)基準(zhǔn)源[2]。隨著片上系統(tǒng)(SOC)的迅速發(fā)展,系統(tǒng)要求模擬集成模塊能夠兼容標(biāo)準(zhǔn)CMOS工藝,在SOC上,數(shù)字集成模塊的噪聲容易通過電源和地耦合到模擬集成模塊,這要求模擬集成模塊的PSRR非常高。同時,由于移動電子設(shè)備的逐漸增多,要求模擬集成電路的電源電壓能夠降至1V左右,功耗在μW量級上[3]。所以,盡管掩埋齊納基準(zhǔn)源和XFET基準(zhǔn)源的輸出溫度穩(wěn)定性非常好,但是它們的制造流程都不能兼容標(biāo)準(zhǔn)CMOS工藝,并且掩埋齊納基準(zhǔn)源的輸出電壓一般大于5V。帶隙基準(zhǔn)電壓源包括雙極型帶隙基準(zhǔn)源和CMOS帶隙基準(zhǔn)源,工藝條件寬。帶隙基準(zhǔn)電壓源的性能較其他基準(zhǔn)有了很大的飛躍。帶隙基準(zhǔn)輸出電壓受溫度和電源電壓影響小,并且其精度高?;鶞?zhǔn)的初始精度、溫度系數(shù)、長期漂移、噪聲電壓等性能指標(biāo)從低到高覆蓋面比較寬,適用于多種不同精度要求的系統(tǒng)中。該類基準(zhǔn)既有為通常目的設(shè)計的類型,也有靜態(tài)電流小至幾十微安,輸入輸出電壓差較低而適用于電池供電場合的產(chǎn)品,因而應(yīng)用范圍很寬。綜合來看,帶隙基準(zhǔn)性能良好,價格適中,是性價比最高的電壓基準(zhǔn)。但是傳統(tǒng)的帶隙基準(zhǔn)電路存在很多問題,在溫度系數(shù),功耗,PSRR等方面無法達(dá)到現(xiàn)今集成電路設(shè)計的要求。近幾年針對這些問題,很多國內(nèi)學(xué)者從溫度系數(shù),PSRR,功耗,精度等方面對其進(jìn)行了改進(jìn),取得了十分不錯的進(jìn)展。如今,帶隙基準(zhǔn)源在AD/DA、電源芯片、鎖相環(huán)、高精度的電壓表、電流表、歐姆表等領(lǐng)域有著很廣泛的應(yīng)用。2、基本原理帶隙基準(zhǔn)電壓源的實現(xiàn)是由兩個具有完全互補溫度特性的電壓相加實現(xiàn)的。一般方法是在一個隨溫度上升而下降的具有負(fù)溫度系數(shù)的電壓,加上一個隨溫度上升而上升的具有正溫度系數(shù)的電壓。從而實現(xiàn)輸出電壓的零溫度系數(shù)。在帶隙基準(zhǔn)電壓源中,是由具有正溫度系數(shù)的熱電壓VT,和具有負(fù)溫度系數(shù)的雙極晶體管基極一發(fā)射極電壓VBE相加構(gòu)成。在半導(dǎo)體工藝的各種不同器件參數(shù)中,雙極晶體管的特性參數(shù)被證實具有最好的重復(fù)性,并且具有能提供正溫度系數(shù)和負(fù)溫度系數(shù)的嚴(yán)格定義的量,雙極電路形成了這類電路的核心,雙極晶體管在標(biāo)準(zhǔn)CMOS工藝中的實現(xiàn)是通過n阱工藝來得到的。在n阱工藝中,pnp晶體管可以按圖1實現(xiàn),n阱中的p+區(qū)作為發(fā)射極,n阱本身作為基區(qū),p型襯底作為集電區(qū),并且必然接到最負(fù)的電源(通常為地)。圖1在CMOS工藝中實現(xiàn)pnp雙極晶體管3、國內(nèi)外研究現(xiàn)狀隨著帶隙基準(zhǔn)的進(jìn)步,它的性能也不斷地提升。這幾年,國內(nèi)外重點從以下幾個角度對高性能的帶隙基準(zhǔn)源進(jìn)行研究:第一種是低溫度系數(shù)帶隙基準(zhǔn),其性能參數(shù)受環(huán)境溫度變化的影響較大,因為較大的溫度系數(shù)會導(dǎo)致電路輸出的浮動,而浮動的帶隙基準(zhǔn)源輸出又會影響電源管理芯片的穩(wěn)定性,這對于要求精度較高的電路來說,會表現(xiàn)出特別明顯的不足。第二種是低壓低功耗帶隙基準(zhǔn),這幾年,便攜式的電子產(chǎn)品快速發(fā)展,它們得到了許多購買者的喜愛論文網(wǎng),因此這些商品的市場也在不斷地擴大。無論是從節(jié)能方面來說,還是從工藝的發(fā)展前景來說,低功耗的帶隙基準(zhǔn)都將成為未來必定的前進(jìn)趨向。因為工藝中的線寬按比例縮小這個理論的持續(xù)發(fā)展,使得器件尺寸正在持續(xù)減小,于是就提高了器件的工作效率,解決了電路工作速率低的這個問題,與雙極型工藝技術(shù)比較,它有了更大的好處。近幾年來,IC規(guī)模持續(xù)擴張,高集成度的系統(tǒng)級芯片設(shè)計飛速進(jìn)步,這種進(jìn)步得到了業(yè)內(nèi)的許多關(guān)注。由此可見,設(shè)計性能好的帶隙基準(zhǔn)源將是一種未來發(fā)展的必然趨向。第三種是低電源抑制比帶隙基準(zhǔn),電源電壓生成的噪聲會帶動電路的一些性能參數(shù)的變化,隨著射頻IC以及數(shù)?;旌想娐返牟粩噙M(jìn)步,高頻噪聲以及數(shù)字電路生成的噪聲一定程度地影響著電路系統(tǒng)的穩(wěn)定性。4、發(fā)展前景隨著現(xiàn)代微電子技術(shù)和通信技術(shù)的發(fā)展,集成電路已進(jìn)入超深亞微米時代,它的發(fā)展繼續(xù)以追求高頻、高速、高集成度、多功能、低功耗為目標(biāo)。在發(fā)展的同時,集成電路逐漸與其它學(xué)科和技術(shù)相結(jié)合,形成新的方向,新的學(xué)科或?qū)I(yè),不斷改變著傳統(tǒng)專業(yè)分工的格局,使得SOC系統(tǒng)(SystemonChip)越來越復(fù)雜。這對模擬電路基本模塊的電壓、功耗、精度和速度等,提出了更高的要求。傳統(tǒng)的帶隙基準(zhǔn)源電路結(jié)構(gòu)漸漸難以適應(yīng)設(shè)計需求。因此最近幾年,國內(nèi)外學(xué)者都著手于對傳統(tǒng)帶隙基準(zhǔn)源進(jìn)行改進(jìn),主要集中降低溫度系數(shù)TC,提高了PSRR,以及使其能工作在低電源電壓下,展現(xiàn)出低功耗,低噪聲,低溫漂、高精度等特性。雖然自2005年之前,我國對帶隙基準(zhǔn)源電路的研究十分少見,相關(guān)的論文和資料都是少之又少,但是最近幾年,國內(nèi)學(xué)者對帶隙基準(zhǔn)給予了相當(dāng)大的重視,相關(guān)的研究課題和論文發(fā)表逐漸增多,其中提出了很多對傳統(tǒng)的帶隙基準(zhǔn)電路改進(jìn)的不錯的方法和理論。雖然學(xué)者們對帶隙基準(zhǔn)源電路的改進(jìn)還存在不少缺點,特別是不能同時滿足低功耗,低噪聲,低溫漂、高精度等要求,但是總體的發(fā)展趨勢良好。所以對帶隙基準(zhǔn)源的進(jìn)一步研究和完善是很有必要的,這對整個集成電路設(shè)計的發(fā)展也是很重要的。帶隙基準(zhǔn)源電路的進(jìn)一步改進(jìn)和完善將會是朝著能夠同時滿足低功耗,低溫度系數(shù),高PSRR抑制比,低噪聲,以及低電源工作電壓等要求發(fā)展的。5、結(jié)語帶隙基準(zhǔn)源由于其各方面的綜合優(yōu)勢,在集成電路中應(yīng)用非常廣泛,為系統(tǒng)提供不隨溫度、電源電壓變化的基準(zhǔn)電壓或電流。它在不同的應(yīng)用環(huán)境需要滿足低電源電壓、高精度、低功耗、高PSRR不同要求。因此,研究不同性能的帶隙基準(zhǔn)源是非常有意義的。本文概述了帶隙基準(zhǔn)源的基本原理,陳述了國內(nèi)外最前沿的研究成果,指出了帶隙基準(zhǔn)源技術(shù)未來可能的發(fā)展趨勢。參考文獻(xiàn):[1]幸新鵬,李冬梅,王志華,.CMOS帶隙基準(zhǔn)源研究現(xiàn)狀[J].微電子學(xué),2008,(1).[2]瞿美霞.CMOS帶隙基準(zhǔn)源的研究與實現(xiàn)[D].合肥工業(yè)大學(xué):合肥工業(yè)大學(xué),2008.[3]孟少鵬,柯導(dǎo)明,陳軍寧.帶隙基準(zhǔn)電壓源原理分析與應(yīng)用[C].//計算機技術(shù)與應(yīng)用進(jìn)展.20

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論