微型計(jì)算機(jī)技術(shù) 第六章主存儲(chǔ)器

第6章：卷儲(chǔ)器

?3

第6章：花儲(chǔ)器

6.］概述

6.2隨機(jī)存儲(chǔ)器(RAM)

6.3只讀存儲(chǔ)器(ROM)

6.4CPU與存儲(chǔ)器的連接

6.5IBM-PC/XT中的存儲(chǔ)器

6.6擴(kuò)展存儲(chǔ)器及其管理

習(xí)題6

第6章：卷儲(chǔ)器

6.1概述

6.1.1存儲(chǔ)器的一般概念和分類

按存取速度和用途可把存儲(chǔ)器分為兩大類，內(nèi)部存儲(chǔ)器和

外部存儲(chǔ)器。把具有一定容量，存取速度快的半導(dǎo)體存儲(chǔ)器稱

為內(nèi)部存儲(chǔ)器，簡(jiǎn)稱內(nèi)存。內(nèi)存是計(jì)算機(jī)的重要組成部分，

CPU可對(duì)它進(jìn)行訪問。目前應(yīng)用在微型計(jì)算機(jī)的主內(nèi)存容量已

達(dá)64?256MB,高速緩存器(Cache)的存儲(chǔ)容量已達(dá)128?512

KBo把存儲(chǔ)容量大而速度較慢的硬磁盤、光盤等存儲(chǔ)器稱為外

部存儲(chǔ)器，簡(jiǎn)稱外存。

^

第碑4方儲(chǔ)器>f

在微型計(jì)算機(jī)中常見的外存有硬磁盤、光盤存儲(chǔ)器等。光

盤存儲(chǔ)器的外存容量很大，如CD-ROM光盤容量可達(dá)650MB,

硬盤已達(dá)幾個(gè)GB乃至幾十個(gè)GB,而且容量還在增加，故也稱

外存為海量存儲(chǔ)器。不過，要配備專門的設(shè)備才能完成對(duì)外存

的讀寫。例如，硬盤要配有驅(qū)動(dòng)器。通常，將外存歸入到計(jì)算

機(jī)外部設(shè)備一類，它所存放的信息調(diào)入內(nèi)存后CPU才能使用。

H任

第6章：卷儲(chǔ)器

6.1.2半導(dǎo)體存儲(chǔ)器的分類

早期的內(nèi)存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)

體存儲(chǔ)器集成度大大提高，成本迅速降低，存取速度大大加快,

所以在微型計(jì)算機(jī)中，內(nèi)存一般都使用半導(dǎo)體存儲(chǔ)器。從制造

工藝的角度來分，半導(dǎo)體存儲(chǔ)器分為雙極型、CMOS型、

HMOS型等；從應(yīng)用角度來分，可分為隨機(jī)讀寫存儲(chǔ)器

(RandomAccessMemory,又稱為隨機(jī)存取存儲(chǔ)器，簡(jiǎn)稱RAM)

和只讀存、儲(chǔ)器(Re^adOnlyMemory,簡(jiǎn)稱ROM),如圖6.1所示。

第6章：卷儲(chǔ)器

半

導(dǎo)

體FlashROM

存閃存

儲(chǔ)

器

靜態(tài)FCAKJE

(SR4Ko

動(dòng)態(tài)

組合

QRAlvD

圖6.1半導(dǎo)體存儲(chǔ)器的分類

第6章：卷儲(chǔ)器

1.只讀存儲(chǔ)器(ROM)

1)掩膜ROM

掩膜ROM是利用掩膜工藝制造的存儲(chǔ)器，程序和數(shù)據(jù)在制

造器件過程中已經(jīng)寫入，一旦做好，不能更改。因此，只適合

于存儲(chǔ)成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時(shí)，成本很低。例如,

鍵盤的控制芯片。

**任

第6章：卷儲(chǔ)器

2)可編程ROM

可編程ROM簡(jiǎn)稱PROM(ProgramableROM)。PROM由廠

家生產(chǎn)出的“空白”存儲(chǔ)器，根據(jù)用戶需要，利用特殊方法寫

入程序和數(shù)據(jù)，即對(duì)存儲(chǔ)器進(jìn)行編程。但只能寫入一次，寫入

后信息是固定的，不能更改。它PROM類似于掩膜ROM,適合

于批量使用。

H任

第6章：卷儲(chǔ)器

3）可擦除PROM

可擦除PROM簡(jiǎn)稱EPROM（ErasableProgramableROM）。

這種存儲(chǔ)器可由用戶按規(guī)定的方法多次編程，如編程之后想修

改，可用紫外線燈制作的擦除器照射7?30分鐘左右（新的芯片

擦除時(shí)間短，多次擦除過的芯片擦除時(shí)間長），使存儲(chǔ)器復(fù)原，

用戶可再編程。這對(duì)于專門用途的研制和開發(fā)特別有利，因此

應(yīng)用十分廣泛。

**任

第6章：卷儲(chǔ)器

4)電可擦PROM

電擦除的PROM簡(jiǎn)稱EEPROM或E2PROM(Electrically

ErasablePROM)o這種存儲(chǔ)器能以字節(jié)為單位擦除和改寫，而

且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進(jìn)行。隨

著技術(shù)的進(jìn)步，EEPROM的擦寫速度將不斷加快，將可作為不

易失的RAM使用。

H任

第6章：卷儲(chǔ)器

2.隨機(jī)讀寫存儲(chǔ)器(RAM)

這種存儲(chǔ)器在使用過程中既可利用程序隨時(shí)寫入信息，又

可隨時(shí)讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度

高，但功耗大，集成度低，故在微型機(jī)中幾乎都用后者。RAM

可分為三類。

1)靜態(tài)RAM

靜態(tài)RAM即SRAM(StaticRAM),其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)

器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是不

需刷新，缺點(diǎn)是集成度低。它適用于不需要大存儲(chǔ)容量的微型

計(jì)算機(jī)(例如，單板機(jī)和單片機(jī))中。

^6#■^?<6#

第6章：卷儲(chǔ)器

2)動(dòng)態(tài)RAM

動(dòng)態(tài)RAM即DRAM(DynamicRAM),其存儲(chǔ)單元以電容為

基礎(chǔ)，電路簡(jiǎn)單，集成度高。但也存在問題，即電容中電荷由

于漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新。它適用于大存儲(chǔ)

容量的計(jì)算機(jī)。

第6章：卷儲(chǔ)器

3）非易失RAM

非易失RAM或稱掉電自保護(hù)RAM,即NVRAM（Non

VolativeRAM）,這種RAM是由SRAM和EEPROM共同構(gòu)成的存

儲(chǔ)器，正常運(yùn)行時(shí)和SRAM一樣，而在掉電或電源有故障的瞬

間，它把SRAM的信息保存在EEPROM中，從而使信息不會(huì)丟

夫。NVRAM多用于存儲(chǔ)非常重要的信息和掉電保護(hù)。

其他新型存儲(chǔ)器還有很多，如快擦寫ROM（即FlashROM閃

存）以及IntegratedRAM,它們已得到應(yīng)用，詳細(xì)內(nèi)容請(qǐng)參閱存

儲(chǔ)器數(shù)據(jù)手冊(cè)。

毋任今

I第6章：卷儲(chǔ)器”

6.1.3半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)

衡量半導(dǎo)體存儲(chǔ)器的指標(biāo)很多，諸如可靠性、功耗、價(jià)格、

電源種類等，但從接口電路來看，最重要的指標(biāo)是存儲(chǔ)器芯片

的容量和存取速度。

L容量

存儲(chǔ)器芯片的容量是以存儲(chǔ)1位二進(jìn)制數(shù)(bit)為單位的，因

此存儲(chǔ)器的容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。

例如，1024位/片指芯片內(nèi)集成了1024位的存儲(chǔ)器。由于在微機(jī)

中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對(duì)存儲(chǔ)

器的讀寫也是以字節(jié)為單位尋址的。

?任任任

第6章：卷儲(chǔ)器

然而，存儲(chǔ)器芯片因?yàn)橐m用于1位、4位、8位計(jì)算機(jī)的需

要，或因工藝上的原因，其數(shù)據(jù)線也有1位、4位、8位之不同。

例如,Intel2116為1位，Intel2n4為4位，Intel6264為8位,所

以在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和位數(shù),

因此有

存儲(chǔ)器芯片容量=單元數(shù)X數(shù)據(jù)線位數(shù)

如Intel2n4芯片容量為1KX4位/片，Intel6264為8KX8位/片,

62256為32Kx8位/片。

雖然微型計(jì)算機(jī)的字長已經(jīng)達(dá)到16位、32位甚至64位，但

其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微機(jī)中，一次可

1-1時(shí)_對(duì)2L8個(gè)單元進(jìn)行譏問￡

第6章：卷儲(chǔ)器

2.存取速度

存儲(chǔ)器芯片的存取速度是用存取時(shí)間來衡量的，它是指從

CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)

間。存取時(shí)間越小，速度越快。超高速存儲(chǔ)器的存取速度小于

20ns,中速存儲(chǔ)器的存取速度在100?200ns之間，低速存儲(chǔ)器

的存取速度在300ns以上?，F(xiàn)在Pentium4CPU時(shí)鐘已達(dá)2.4GHz

以上，這說明存儲(chǔ)器的存取速度已非常高。隨著半導(dǎo)體技術(shù)的

進(jìn)步，存儲(chǔ)器的容量越來越大，速度越來越高，而體積卻越來

越小。

第舛,商儲(chǔ)器—>

6.2隨機(jī)存儲(chǔ)器(RAM)

6.2.1靜態(tài)RAM

1.靜態(tài)RAM的基本存儲(chǔ)電路

該電路通常由如圖6.2所示的六個(gè)MOS管組成。在此電路中,

V］?V4管組成雙穩(wěn)態(tài)觸發(fā)器，V］、V2為放大管，V3>V4為負(fù)載

管。若V［截止，則A點(diǎn)為高電平，它使V2導(dǎo)通，于是B點(diǎn)為低電

平，這又保證了V1的截止。同樣，V1導(dǎo)通而V2截止，這是另一

個(gè)穩(wěn)定狀態(tài)。因此，可用VI管的兩種狀態(tài)表示“1”或“0”。由

此可知，靜態(tài)RAM保存信息的特點(diǎn)是和這個(gè)雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)

定狀態(tài)密切相關(guān)的。顯然，僅僅能保持這兩個(gè)狀態(tài)的一種還是

不夠的，還要對(duì)狀態(tài)進(jìn)行控制，于是就加上了控制管V5、V6o

^6#任務(wù)^6#

第6章：卷儲(chǔ)器

■

圖6.2六個(gè)MOS管組成的靜態(tài)RAM存儲(chǔ)電路

第6章：卷儲(chǔ)器

當(dāng)?shù)刂纷g碼器的某一個(gè)輸出線送出高電平到V5、V6控制管

的柵極時(shí)，V5>V6導(dǎo)通，于是，A點(diǎn)與I/O線相連，B點(diǎn)與旃線

相連。這時(shí)如要寫“1”，則I/O為“1”廠彳/0為“(F,它們通過V5、

V6管與A、B點(diǎn)相連，即A="l"，B="0”，使Vi截止，V2導(dǎo)通。而

當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后，V5>V6截止，該狀態(tài)仍能

保持。如要寫“0”，線為“「'，I/O線為“0"，這使Vi導(dǎo)通，V2

截止。只要不掉電，這個(gè)狀態(tài)會(huì)一直保持，除非重新寫入一個(gè)

新的數(shù)據(jù)。對(duì)所存的內(nèi)容讀出時(shí)，仍需地址譯碼器的某一輸出

線送出高電平到V5、V6管柵極，即此存儲(chǔ)單元被選中，此時(shí)V5、

V6導(dǎo)通。于是，V］、V2管的狀態(tài)被分別送至I/O霧I/O線，這

樣就讀取了所保存的信息。顯然，存儲(chǔ)的信息被讀出后，存儲(chǔ)

的內(nèi)容并槍不改變，H除非重寫一個(gè)數(shù)據(jù)。"*

第6章：卷儲(chǔ)器

由于SRAM存儲(chǔ)電路中，MOS管數(shù)目多，故集成度較低，

而V1、V2管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個(gè)是導(dǎo)通的，功耗也比

DRAM大，這是SRAM的兩大缺點(diǎn)。其優(yōu)點(diǎn)是不需要刷新電路,

從而簡(jiǎn)化了外部電路。

H任

蜘笊0

第6章：卷儲(chǔ)器

2.靜態(tài)RAM的結(jié)構(gòu)

靜態(tài)RAM內(nèi)部是由很多如圖6.2所示的基本存儲(chǔ)電路組成的,

容量為單元數(shù)與數(shù)據(jù)線位數(shù)之乘積。為了選中某一個(gè)單元，往

往利用矩陣式排列的地址譯碼電路。例如，1K單元的內(nèi)存需10

根地址線，其中5根用于行譯碼，另5根用于列譯碼，譯碼后在

芯片內(nèi)部排列成32條行選擇線和32條列選擇線，這樣可選中

1024個(gè)單元中的任何一個(gè)，而每一個(gè)單元的基本存儲(chǔ)電路的個(gè)

數(shù)與數(shù)據(jù)線位數(shù)相同。

、^

\第碑：卷儲(chǔ)器3齡

常用的典型SRAM芯片有6116、6264、62256轉(zhuǎn)實(shí)驗(yàn)p56、628128

等。Intel6n6的管腳及功能框圖如圖6.3所示。6n6芯片的容量為

2KX8bit,有2048個(gè)存儲(chǔ)單元，需11根地址線，7根用于行地址

譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形

成了128X128個(gè)存儲(chǔ)陣列，即16384個(gè)存儲(chǔ)體。6n6的控制線有

三條，片選CS；輸出允許00口讀寫控制

任

二W二覆"-襄，—一，一重雪

第6章：卷儲(chǔ)器

■

124V

Ay-A〕o

A6-223

A5-

322A4

A

4-421WE

冬-5206E

619A1。D7

A

r718CS

D7

Ao-817D0

Do-916D6

Dr1015D5

D1114D4

2-

GND1213D3

cs

WE

6E

圖6.36n6管腳和功能框圖

一簟一

第6章：卷儲(chǔ)器"3

Intel6n6存儲(chǔ)器芯片的工作過程如下:

讀出時(shí)，地址輸入線A1。?A。送來的地址信號(hào)經(jīng)地址譯碼器

送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)

存儲(chǔ)位)，由小、OE>WE構(gòu)成讀出邏輯◎=(),OE=0,WE=1),

打開右面的8個(gè)三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)

門送到D7?Do輸出。寫入時(shí)，地址選中某一存儲(chǔ)單元的方法和

讀出時(shí)相同，不過這時(shí)區(qū)=0,OE=1,WE=0,打開左邊的三態(tài)

門，從D7?Do端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到

I/O電路，從而寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)沒有讀寫操作時(shí),

CS=1,即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從

而使存儲(chǔ)器芯片與系統(tǒng)總線“脫離”。6n6的存取時(shí)間在85?

150ns之間。

■有任

第6章：卷儲(chǔ)器

其他靜態(tài)RAM的結(jié)構(gòu)與6n6相似，只是地址線不同而已。常

用的型號(hào)有6264、62256,它們都是28個(gè)引腳的雙列直插式芯片,

使用單一的+5V電源，它們與同樣容量的EPROM引腳相互兼容,

從而使接口電路的連線更為方便。

值得注意的是，6264芯片還設(shè)有一個(gè)CS2引腳，通常接到十

5V電源，當(dāng)?shù)綦姇r(shí)，電壓下降到小于或等于+0.2V時(shí)，只需向

該引腳提供211A的電流，貝IJ在VCC=2V時(shí)，該RAM芯片就進(jìn)入

數(shù)據(jù)保護(hù)狀態(tài)。根據(jù)這一特點(diǎn)，在電源掉電檢測(cè)和切換電路的控

制下，當(dāng)檢測(cè)到電源電壓下降到小于芯片的最低工作電壓

（CMOS電路為+4.5V,非CMOS為+4.75V）時(shí)，將6264RAM切換

到由銀銘電池或銀電池提供的備用電源供電，即可實(shí)現(xiàn)斷電后長

時(shí)間的數(shù)據(jù)保護(hù)。數(shù)據(jù)保護(hù)電路如圖6.4所示。

^

-董，—一―-等?一~/一二等〉

第6章：卷儲(chǔ)器

NC——128—Vcc

22一227-WE

、一326一氣

AA6AAAg

524

人5—一冬

A4一623一Au

冬一722一OE

A-821-'Ao

冬一920——CSi

冬一1019-D?

111Q

111O

D?？?

R-1217-

TA121A

口21J1OD4

GND—1415

—3

6264

圖6.46264SRAM數(shù)據(jù)保護(hù)電路

第6章：卷儲(chǔ)器

/

在電子盤和大容量存儲(chǔ)器中，需要容量更大的SRAM,例

如，HM628126容量為1Mbit(128KX8bit),而HM628512芯片

容量達(dá)4Mbit。限于篇幅，在此不再贅述，讀者可參閱存儲(chǔ)器

手冊(cè)。

H任

第6章：卷儲(chǔ)器

6.2.2動(dòng)態(tài)RAM

1

第6章：卷儲(chǔ)器

由圖可見，DRAM存放信息靠的是電容C,電容C有電荷時(shí)，

為邏輯“1”，沒有電荷時(shí)，為邏輯“0”。但由于任何電容都存在

漏電現(xiàn)象，因此，當(dāng)電容C存有電荷時(shí)，過一段時(shí)間由于電容的

放電導(dǎo)致電荷流失，信息也就丟失。解決的辦法是刷新，即每

隔一定時(shí)間（一般為2ms）就要刷新一次，使原來處于邏輯電平“:T

的電容的電荷又得到補(bǔ)充，而原來處于電平“0”的電容仍保持

“0”。在進(jìn)行讀操作時(shí)，根據(jù)行地址譯碼，使某一條行選擇線

為高電平，于是使本行上所有的基本存儲(chǔ)電路中的管子V導(dǎo)通，

使連在每一列上的刷新放大器讀取對(duì)應(yīng)存儲(chǔ)電容上的電壓值，

刷新放大器將此電壓值轉(zhuǎn)換為對(duì)應(yīng)的邏輯電平“0”或“1”，又重

寫到存儲(chǔ)電容上。而列地址譯碼產(chǎn)生列選擇信號(hào)，所選中那一

列的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可讀取信息。

,

孤笊0

第6章：卷儲(chǔ)器

在寫操作時(shí)，行選擇信號(hào)為“1”，V管處于導(dǎo)通狀態(tài)，此時(shí)

列選擇信號(hào)也為“1”，則此基本存儲(chǔ)電路被選中，于是由外接

數(shù)據(jù)線送來的信息通過刷新放大器和V管送到電容C上。刷新是

逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為"1”時(shí)，選中了該行，電容

上信息送到刷新放大器上，刷新放大器又對(duì)這些電容立即進(jìn)行

重寫。由于刷新時(shí)，列選擇信號(hào)總為“0”，因此電容上信息不

可能被送到數(shù)據(jù)總線上。

、^

第6章：卷儲(chǔ)器

2.動(dòng)態(tài)RAM舉例

NC——116——V

ss名?A)地址輸入

DJN215CAS

----1

RNWE314OUTCAS列地址選通

RAS413AMS行地址選通

AoDQUTA)512A

WE寫允許

A

CRAS6114

VDD+5V

<Ai710A5

CASV.地

WEVDD89一'

圖6.6Intel2164A引腳與邏輯符口

於

第6章：卷儲(chǔ)器

DRAM芯片2164A的容量為64KX1bit,即片內(nèi)有65536個(gè)

存儲(chǔ)單元，每個(gè)單元只有1位數(shù)據(jù)，用8片2164A才能構(gòu)成64KB

的存儲(chǔ)器。若想在2164A芯片內(nèi)尋址64K個(gè)單元，必須用16條地

址線。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列

地址線，而且分時(shí)工作，這樣DRAM對(duì)外部只需引出8條地址線。

芯片內(nèi)部有地址鎖存器，利用多路開關(guān)，由行地址選通信號(hào)

RAS(RowAddressStrobe),把先送來的8位地址送至行地址鎖存

器，由隨后出現(xiàn)的列地址選通信號(hào)CAS(ColumnAddressStrobe)

把后送來的8位地址送至列地址鎖存器，這8條地址線也用手刷

新，刷新時(shí)一次選中一行，2ms內(nèi)全部刷新一次。Intel2164A的

內(nèi)部結(jié)構(gòu)示意圖如圖6.7所示。

第6章：卷儲(chǔ)器

■

A1

N

名

A4

A5

A6

圖6.7Intel2164A內(nèi)部結(jié)構(gòu)示意圖

第6章：卷儲(chǔ)器

圖中64K存儲(chǔ)體由4個(gè)128X128的存儲(chǔ)矩陣組成，每個(gè)

128X128的存儲(chǔ)矩陣，由7條行地址線和7條列地址線進(jìn)行選擇，

在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地

址鎖存器中的七位行地址RA6?RA。同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在

每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被選中，

它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過鑒別后鎖存或

重寫。鎖存在列地址鎖存器中的七位列地址CA6?CA。（相當(dāng)于地

址總線的AM?A）在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過4選1

的I/O門控電路（由RA7、CA7控制）選中一個(gè)單元，對(duì)該單元進(jìn)行

讀寫。2164A數(shù)據(jù)的讀出和寫入是分開的，由WE信號(hào)控制讀寫。

當(dāng)為高時(shí)，實(shí)現(xiàn)讀出刊所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩

沖器在DOUT腳讀出。而礪當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫入，DR引腳

上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。2164A沒有片

選信號(hào)，實(shí)際上用行選A底、列選前信號(hào)作為片選信號(hào)。

?任^

-董，一等?一二等〉

第6章：卷儲(chǔ)器

3.高集成度DRAM

由于微型計(jì)算機(jī)內(nèi)存的實(shí)際配置已從640KB發(fā)展到高達(dá)16

MB甚至256MB,因此要求配套的DRAM集成度也越來越高，

容量為1MX1bit,1MX4bit,4Mxibit以及更高集成度的

存儲(chǔ)器芯片已大量使用。通常，把這些芯片放在內(nèi)存條上，用

戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲(chǔ)條插座上即可使用。

例如，有256Kx8bit,1MX8bit,256KX9bit,1MX9

bit（9位時(shí)有一位為奇偶校驗(yàn)位）及更高集成度的存儲(chǔ)條。

福.?任

第6章：卷儲(chǔ)器

圖6.8是采用HYM59256A的存儲(chǔ)條，圖中給出了引腳和方塊

圖，其中A&?A。為地址輸入線，DQ7?DQo為雙向數(shù)據(jù)圖6.8

256Kx9bit存儲(chǔ)條線，PD為奇偶校驗(yàn)數(shù)據(jù)輸入，反思為奇偶

校驗(yàn)的地址選通信號(hào)，PQ為奇偶校驗(yàn)數(shù)據(jù)輸出，WE為讀寫控

制信號(hào)，RAS＞逐豆為行、列地址選通信號(hào)，VDD為電源(+5V),

Vss為地線。30個(gè)引腳定義是存儲(chǔ)條通用標(biāo)準(zhǔn)。

另外，還有1MX8bit的內(nèi)存條，HYM58100由1MX1bit

的8片DRAM組成，也可由1MX4bitDRAM2片組成，更高集

成度的內(nèi)、存條請(qǐng)參^閱存儲(chǔ)器手冊(cè)。

第6章：卷儲(chǔ)器

a>口

V

DD

0

(2

CAS

D

(3昌

DQ

(4

n

0

(5

匚圖

n

(6

二

n

(7昌

>)

二

n

6

(8

>)

DQ

(9

二

a

7

)

9

a口?

n