電子系統(tǒng)設(shè)計(jì).學(xué)生指導(dǎo)書

《電子系統(tǒng)設(shè)計(jì)》（2012–2013–2版）PAGEPAGE14《電子系統(tǒng)設(shè)計(jì)》學(xué)生指導(dǎo)書（2012–2013–2版）供學(xué)生參考使用第1部分《電子系統(tǒng)設(shè)計(jì)》概述1.1實(shí)訓(xùn)目的 隨著大規(guī)模集成電路和電子計(jì)算機(jī)的迅速發(fā)展，電子系統(tǒng)設(shè)計(jì)方法發(fā)生了根本性變革。以電子計(jì)算機(jī)輔助分析與設(shè)計(jì)為基礎(chǔ)的電子電路設(shè)計(jì)自動化技術(shù)已廣泛用于電子系統(tǒng)的設(shè)計(jì)中。1.2實(shí)訓(xùn)內(nèi)容 內(nèi)容1：可編程邏輯器件開發(fā)與電子系統(tǒng)設(shè)計(jì)內(nèi)容2：單片機(jī)開發(fā)與電子系統(tǒng)設(shè)計(jì)內(nèi)容3：電子電路功能分析（*選作）1.3實(shí)訓(xùn)軟件環(huán)境 （1）Altera公司可編程邏輯器件集成開發(fā)環(huán)境：QuartusII（2）單片機(jī)C51集成開發(fā)環(huán)境：KeilμVision2（3）電子電路功能分析軟件：Multisim（*）1.4實(shí)訓(xùn)參考資料 （1）《電子系統(tǒng)設(shè)計(jì)》李金平等編著電子工業(yè)出版社 （2）《FPGA設(shè)計(jì)基礎(chǔ)》王傳新編著高等教育出版社（3）有關(guān)VHDL語言編程設(shè)計(jì)書籍（4）有關(guān)KeilμVision2單片機(jī)C51語言編程設(shè)計(jì)書籍（實(shí)訓(xùn)期間必備一本相關(guān)參考書）1.5實(shí)訓(xùn)總評成績說明 總評成績（滿分100）＝平時(shí)成績（40％）＋設(shè)計(jì)報(bào)告成績（20％）＋系統(tǒng)設(shè)計(jì)考核成績（40％）第2部分系統(tǒng)可編程技術(shù)概述（參見《FPGA設(shè)計(jì)基礎(chǔ)》P5）2.1可編程邏輯器件基本原理2.2高密度系統(tǒng)可編程邏輯器件概述2.3Altera可編程邏輯器件開發(fā)軟件概述第3部分可編程邏輯器件開發(fā)方法1–硬件描述語言（參見《FPGA設(shè)計(jì)基礎(chǔ)》P23）【示例】利用Altera公司QuartusII軟件，并采用VHDL硬件描述語言設(shè)計(jì)方法，設(shè)計(jì)一個(gè)帶異步清零十進(jìn)制計(jì)數(shù)器。3.1VHDL硬件描述語言概述（參見《FPGA設(shè)計(jì)基礎(chǔ)》P23）3.2創(chuàng)建工程（參見《FPGA設(shè)計(jì)基礎(chǔ)》P23）3.3輸入源文件（參見《FPGA設(shè)計(jì)基礎(chǔ)》P20）3.4綜合分析（參見《FPGA設(shè)計(jì)基礎(chǔ)》P26）3.5邏輯功能仿真分析（參見《FPGA設(shè)計(jì)基礎(chǔ)》P28）3.6生成RTL電路（參見《FPGA設(shè)計(jì)基礎(chǔ)》P35）3.8鎖定引腳（操作過程參見《FPGA設(shè)計(jì)基礎(chǔ)》P36，掌宇下載板引腳號配置如下）3.9編程下載（操作過程參見《FPGA設(shè)計(jì)基礎(chǔ)》P38，因掌宇下載板系統(tǒng)時(shí)鐘50MHz，需修改程序，添加分頻語句）第4部分可編程邏輯器件開發(fā)方法2–原理圖（*選作）4.1基本設(shè)計(jì)流程（參見《FPGA設(shè)計(jì)基礎(chǔ)》P49）【示例】利用Altera公司QuartusII軟件，并采用圖形設(shè)計(jì)方法，設(shè)計(jì)1位半加器單元電路。（注：只波形仿真，不下載。）4.2層次化設(shè)計(jì)（參見《FPGA設(shè)計(jì)基礎(chǔ)》P55）【示例】利用Altera公司QuartusII軟件，并采用層次化設(shè)計(jì)方法，設(shè)計(jì)4二進(jìn)制加法器。（注：只波形仿真，不下載。）4.3混合層次化設(shè)計(jì)（參見《FPGA設(shè)計(jì)基礎(chǔ)》P59）【示例】利用Altera公司QuartusII軟件，并采用VHDL與原理圖混合層次化設(shè)計(jì)方法，設(shè)計(jì)3位十進(jìn)制計(jì)數(shù)器。（注：只波形仿真，不下載）第5部分可編程邏輯器件在電子系統(tǒng)設(shè)計(jì)中基本應(yīng)用（層次化設(shè)計(jì)）5.1設(shè)計(jì)要求（參見《電子系統(tǒng)設(shè)計(jì)》P275）設(shè)計(jì)一個(gè)藥片自動包裝計(jì)數(shù)控制顯示系統(tǒng)。藥片通過透明的傳送導(dǎo)管加到藥瓶中，當(dāng)藥片擋住光電開關(guān)時(shí)，累計(jì)加上一個(gè)數(shù)。每計(jì)完24片藥片，就完成1瓶藥片的裝瓶，機(jī)械手就自動將瓶蓋擰上。5.2頂層設(shè)計(jì)方框圖（參見《電子系統(tǒng)設(shè)計(jì)》P275）5.3掌宇開發(fā)系統(tǒng)數(shù)碼管顯示控制KH_Model.vhd（參考教材：無）libraryieee;useieee.std_logic_1164.all;entityKH_Modelisport(RST_PIO:instd_logic;SEL:instd_logic;A,B,C,D,E,F,G:instd_logic;nCS0_PIO:outstd_logic;nOE_PIO,nWE_PIO:outstd_logic;data_PIO:inoutstd_logic_vector(7downto0);add_PIO:outbit_vector(4downto0)); endKH_Model;architectureKH_Model_AofKH_ModelissignalSEG:std_logic_vector(7downto0);beginprocess(SEL,RST_PIO)beginSEG<=A&B&C&D&E&F&G&'0';if(RST_PIO='0')thennCS0_PIO<='1';nOE_PIO<='1';nWE_PIO<='1';elsenCS0_PIO<='0';nOE_PIO<='1';nWE_PIO<='0';if(SEL='1')thenadd_PIO<="11000";data_PIO<=SEG;elseadd_PIO<="11001";data_PIO<=SEG;endif;endif;endprocess;endKH_Model_A;設(shè)計(jì)說明：掌宇開發(fā)系統(tǒng)對于底板上七段數(shù)碼管等是通過寄存器操作的，操作時(shí)序如圖所示。5.4掌宇下載板引腳配置5.5設(shè)計(jì)演示（1）按SW4計(jì)數(shù)使能鍵，按下停止計(jì)數(shù)。（2）按SW6計(jì)數(shù)鍵，按1～24計(jì)數(shù)并顯示。（3）按SW8，系統(tǒng)復(fù)位。第6部分可編程邏輯器件在電子系統(tǒng)設(shè)計(jì)中應(yīng)用實(shí)訓(xùn)題目16.1出租車計(jì)程計(jì)價(jià)表設(shè)計(jì)任務(wù)書（參見《電子系統(tǒng)設(shè)計(jì)》P307）設(shè)計(jì)一個(gè)出租車計(jì)程計(jì)價(jià)表，基本要求：（1）具有車型設(shè)置功能設(shè)置00011011車輪直徑520mm540m560mm580mm（2）具有起步里程設(shè)置功能設(shè)置000001010011100101110111起步里程3km4km5km6km7km8km9km10km（3）具有起步價(jià)設(shè)置功能設(shè)置00011011起步價(jià)5元6元8元10元（4）里程顯示采用4位七段數(shù)碼管，顯示格式為×××.×公里。（5）計(jì)費(fèi)顯示采用4位七段數(shù)碼管，顯示格式為×××.×元。（6）出租車啟動后，當(dāng)行駛里程不超過起步里程，里程顯示起步里程，計(jì)費(fèi)顯示起步價(jià)。（7）當(dāng)行駛里程超過起步里程，里程顯示實(shí)際行駛里程，計(jì)費(fèi)作相應(yīng)顯示。（8）采用FPGA器件EP1C6Q240C8，開發(fā)系統(tǒng)采用QuartusII。其他要求：（1）起步里程后，白天（6：00~23：00）每公里按1.20元計(jì)費(fèi)，晚間（23：00~6：00）每公里按1.80元計(jì)費(fèi)（每公里加收50%車費(fèi)）。（2）顯示復(fù)位功能。（3）內(nèi)部具有時(shí)間計(jì)時(shí)功能，并可選擇顯示（計(jì)時(shí)和計(jì)費(fèi)可選擇顯示）。時(shí)間顯示采用8位七段數(shù)碼管，顯示格式為××（小時(shí)）××（分）××（秒）。（4）可獨(dú)立設(shè)置小時(shí)和分計(jì)時(shí)值。6.2掌宇下載板引腳配置6.3出租車計(jì)程計(jì)價(jià)表設(shè)計(jì)演示 （1）起步里程設(shè)置為5km，起步價(jià)設(shè)置為10元。 （2）按SW8鍵系統(tǒng)復(fù)位。 （3）按SW4鍵控制停止。 （4）百米指示燈閃爍指示第7部分可編程邏輯器件在電子系統(tǒng)設(shè)計(jì)中應(yīng)用實(shí)訓(xùn)題目27.1程控波形發(fā)生器設(shè)計(jì)任務(wù)書（參見《電子系統(tǒng)設(shè)計(jì)》P480）利用FPGA設(shè)計(jì)一個(gè)程控波形發(fā)生器，基本要求： （1）具有產(chǎn)生正弦波周期性波形的功能； （2）具有產(chǎn)生方波周期性波形的功能； （3）具有產(chǎn)生三角波或鋸齒波周期性波形的功能； （4）具有波形存儲功能； （5）輸出波形頻率范圍100Hz~10kHz； （6）輸出波形幅度范圍為﹣5V~5V。 其他要求： （1）輸出波形頻率范圍100Hz~10kHz，重復(fù)頻率可調(diào)，頻率步進(jìn)間隔≤100Hz； （2）輸出波形幅度范圍為﹣5V~5V，幅度可調(diào)，幅度步進(jìn)間隔為0.1V。 （3）具有選擇產(chǎn)生正弦波、方波、三角波或鋸齒波周期性波形的功能； （4）具有顯示輸出波形類型、重復(fù)頻率和幅度功能；7.2硬件電路（參見《電子系統(tǒng)設(shè)計(jì)》P198、P480） （1）SOPC擴(kuò)展端口連接 （2）數(shù)模轉(zhuǎn)換電路（參見《電子系統(tǒng)設(shè)計(jì)》P199）（a）（b）7.3定制LPM_ROM元件（參考《FPGA設(shè)計(jì)基礎(chǔ)》P124） 利用MegaWizardPlug﹣InManager，參見《FPGA設(shè)計(jì)基礎(chǔ)》P124。7.4掌宇下載板引腳配置7.5程控波形發(fā)生器設(shè)計(jì)演示（a）（b）7.6硬件電路元器件清單序號元器件型號和規(guī)格數(shù)量1DAC0832數(shù)模轉(zhuǎn)換器12IC插座DIP2013LM324運(yùn)算放大器14IC插座DIP14151/8W碳膜電阻（5％）7.5kΩ161/8W碳膜電阻（5％）15kΩ271/8W碳膜電阻（5％）100Ω18電容0.1μF/16V19通用焊接板（單面，3連通孔）1108針單排插件211數(shù)據(jù)端口插接線8（根）12電源插接線4（根）第8部分單片機(jī)在電子系統(tǒng)設(shè)計(jì)中應(yīng)用8.1波形發(fā)生器設(shè)計(jì)任務(wù)書（參見《電子系統(tǒng)設(shè)計(jì)》P480）利用單片機(jī)設(shè)計(jì)一個(gè)波形發(fā)生器，基本要求： （1）具有產(chǎn)生正弦波周期性波形的功能； （2）具有產(chǎn)生方波周期性波形的功能； （3）具有產(chǎn)生三角波或鋸齒波周期性波形的功能； （4）具有波形存儲功能； （5）輸出波形頻率范圍100Hz~1kHz； （6）輸出波形幅度范圍為﹣5V~5V。 （7）自擬。 （2）數(shù)模轉(zhuǎn)換電路（參見《電子系統(tǒng)設(shè)計(jì)》P199）（a）（b） （3）單片機(jī)最小系統(tǒng)電路連接（參見《電子系統(tǒng)設(shè)計(jì)》P346）8.2單片機(jī)開發(fā)軟件KeilμVision2基本操作步驟1：新建一個(gè)工程項(xiàng)目文件。步驟2：創(chuàng)建設(shè)計(jì)源程序文件。步驟3：把源程序文件添加到項(xiàng)目中。步驟4：編譯連接環(huán)境設(shè)置。步驟5：編譯C51語言設(shè)計(jì)源程序。步驟6：51系列單片機(jī)器件ISP下載。8.3波形發(fā)生器設(shè)計(jì)指定8.4硬件電路元器件清單序號元器件型號和規(guī)格數(shù)量1ATMEL單片機(jī)AT89S5212IC插座DIP4013晶振12M14獨(dú)石電容30pF/50V25鋁電解電容10uF/50V261/8W碳膜電阻（5％）8.2kΩ17輕觸按鈕開關(guān)181/8W碳膜電阻（5％）300Ω19發(fā)光二極管1105×2針接插座（CONNSCOKET5×2）112DAC0832數(shù)模轉(zhuǎn)換器113IC插座DIP20114LM324運(yùn)算放大器115IC插座DIP141161/8W碳膜電阻（5％）7.5kΩ1171/8W碳膜電阻（5％）15kΩ2181/8W碳膜電阻（5％）100Ω119電容0.1μF/16V120通用焊接板（單面，3連通孔）1218針單排插件222數(shù)據(jù)端口插接線8（根）23電源端口插接線4（根）第9部分電子電路仿真分析方法（*）9.1直流工作點(diǎn)分析（參見《電子系統(tǒng)設(shè)計(jì)》P102） 【例3.2】分壓式工作點(diǎn)穩(wěn)定共發(fā)射極放大電路如圖3.52所示，試仿真分析其直流工作點(diǎn)。 源程序：Multisim主要分析功能\直流工作點(diǎn)分析。9.2交流分析（參見《電子系統(tǒng)設(shè)計(jì)》P104） 【例3.3】共發(fā)射極放大電路如圖3..55所示，試用交流分析求出電路的頻率特性曲線，仿真分析電路的通頻帶和電壓增益。 源程序：Multisim主要分析功能\交流分析。9.3瞬態(tài)分析（參見《電子系統(tǒng)設(shè)計(jì)》P105）【例3.4】分析圖3.58所示一階RC電路中輸出節(jié)點(diǎn)2的波形。 源程序：Multisim主要分析功能\瞬態(tài)分析。9.4傅里葉分析（參見《電子系統(tǒng)設(shè)計(jì)》P107）【例3.5】已知阻容耦合共發(fā)射極放大電路如圖3.61所示，試?yán)酶道锶~分析方法，分析輸出電壓諧波失真系數(shù)D。源程序：Multisim主要分析功能\傅里葉分析。9.5失真分析（參見《電子系統(tǒng)設(shè)計(jì)》P110）源程序：Multisim主要分析功能\失真分析。9.6直流掃描分析（參見《電子系統(tǒng)設(shè)計(jì)》P110）【例3.7】用直流掃描分析法，顯示BJT晶體管2N2222A的共射輸出特性曲線。源程序：Multisim主要分析功能\直流掃描分析。9.7DC和AC靈敏度分析（參見《電子系統(tǒng)設(shè)計(jì)》P112）【例3.8】分壓電路如圖所示，試用直流靈敏度分析方法，分析節(jié)點(diǎn)2輸出電壓受電路中元件或電源變化的影響程度。源程序：Multisim主要分析功能\