《微機(jī)原理與接口技術(shù)》第3版 課件 06 半導(dǎo)體存儲器

微機(jī)原理與接口技術(shù)（第3版）6半導(dǎo)體存儲器概述隨機(jī)讀/寫存儲器只讀存儲器例題解析虛擬存儲器Intel80x86內(nèi)存管理模式6.1.1存儲器的分類

一個雙穩(wěn)態(tài)半導(dǎo)體電路、一個CMOS晶體管或磁性材料的存儲元，均可以存儲一位二進(jìn)制代碼。這個二進(jìn)制代碼位是存儲器中最小的存儲單位，稱為一個存儲位或存儲元。由若干個存儲元組成一個存儲單元，多個存儲單元組成一個存儲器。6.1概述

根據(jù)存儲器的存儲介質(zhì)的性能及使用方法的不同，可以從不同的角度對存儲器進(jìn)行分類。1.按存儲介質(zhì)分類

存儲介質(zhì)是指能寄存“0”、“1”兩種代碼并能區(qū)別兩種狀態(tài)的物質(zhì)或元器件。存儲介質(zhì)主要有半導(dǎo)體器件、磁性材料和光盤等。⑴半導(dǎo)體存儲器

優(yōu)點是體積小、功耗低、存取時間短。

缺點是當(dāng)切斷電源時，所存信息也隨即丟失，它是一種易失性存儲器。6.1概述⑵磁表面存儲器磁表面存儲器是在金屬或塑料基體的表面上涂一層磁性材料作為記錄介質(zhì)，工作時磁層隨載磁體高速運轉(zhuǎn)，用磁頭在磁層上進(jìn)行讀/寫操作，故稱為磁表面存儲器。

特點：具有非易失性的。⑶光盤存儲器

光盤存儲器是應(yīng)用激光在記錄介質(zhì)（磁光材料）上進(jìn)行讀/寫的存儲器。

特點：具有非易失性、記錄密度高、耐用性好、可靠性高和可互換性強(qiáng)。6.1概述2.按存取方式分類⑴隨機(jī)存儲器

隨機(jī)存儲器（RandomAccessMemory，RAM）是一種可讀/寫存儲器，其特點是存儲器的任何一個存儲單元的內(nèi)容都可以隨機(jī)存取，而且存取時間與存儲單元的物理位置無關(guān)。隨機(jī)存儲器又分為靜態(tài)隨機(jī)存儲器（StaticRAM，SRAM）和動態(tài)隨機(jī)存儲器（DynamicRAM，DRAM）。⑵只讀存儲器只讀存儲器（ReadOnlyMemory，ROM）是只能對其存儲的內(nèi)容讀出，而不能對其重新寫入的存儲器。6.1概述3.按存取順序分類分為串行訪問存儲器和直接存取存儲器。

串行訪問存儲器：如果對存儲單元進(jìn)行讀/寫操作時，需按其物理位置的先后順序?qū)ふ业刂?，則這種存儲器叫做串行訪問存儲器（順序存儲器）。還有部分串行訪問的存儲器，如磁盤。在對磁盤讀/寫時，首先直接指出該存儲器中的某個小區(qū)域（磁道），然后再順序?qū)ぴL，直至找到位置。故其前段是直接訪問，后段是串行訪問。6.1概述

按作用不同，存儲器又可分為主存儲器、輔助存儲器和緩沖存儲器。存儲器的分類如圖6.1所示。6.1概述圖6.1存儲器的分類6.1.2存儲器的性能指標(biāo)1.存儲器容量

指的是存儲器所能容納的最大字存儲位數(shù)。由于存儲容量一般都很大，因此常以KB、MB或GB為單位。計算方式：

存儲器芯片容量=單元數(shù)×位數(shù)2.存取周期指實現(xiàn)一次完整的讀出或?qū)懭霐?shù)據(jù)的時間，是存儲器連續(xù)啟動兩次讀或?qū)懖僮魉试S的最短時間間隔。計算機(jī)的運行速度與存儲器的存取周期有著直接的關(guān)系，因此它是存儲器的一項重要參數(shù)。6.1概述3.功耗半導(dǎo)體存儲器屬于大規(guī)模集成電路，集成度高、體積小，但是不易散熱，因此在保證速度的前提下應(yīng)盡量減小功耗。4.可靠性指存儲器對電磁場、溫度變化等因素造成干擾的抵抗能力（電磁兼容性），以及在高速使用時也能正確地存?。▌討B(tài)可靠性）。5.集成度指在一塊數(shù)平方毫米芯片上所制作的基本存儲單元數(shù)，常以“位/片”表示，也可以用“字節(jié)／片”表示。6.其他。還應(yīng)考慮輸入、輸出電平是否與外電路兼容，對CPU總線負(fù)載能力的要求，使用是否方便靈活以及成本價格等。6.1概述6.1.3存儲器的分級結(jié)構(gòu)目前通常采用多級存儲器體系結(jié)構(gòu)，如圖6.2所示。6.1概述圖6.2存儲系統(tǒng)的分級結(jié)構(gòu)6.2.1靜態(tài)MOS存儲器1.基本存儲元

基本存儲元是組成存儲器的基礎(chǔ)和核心，它用來存儲1位二進(jìn)制信息。靜態(tài)存儲器的基本存儲元電路如圖6.3所示。6.2隨機(jī)讀/寫存儲器圖6.3靜態(tài)存儲器存儲元電路2.SRAM的組成

SRAM存儲體是一個由64×64=4096個六管靜態(tài)存儲電路組成的存儲矩陣，結(jié)構(gòu)圖如圖6.4所示6.2隨機(jī)讀/寫存儲器圖6.4

SRAM存儲體結(jié)構(gòu)圖3.SRAM的讀/寫過程⑴讀出過程①地址碼A0～A11加到RAM芯片的地址輸入端，經(jīng)X與Y地址譯碼器譯碼，產(chǎn)生行選與列選信號，選中某一存儲單元，該單元中存儲的代碼，經(jīng)一定時間，出現(xiàn)在I/O電路的輸入端。I/O電路對讀出的信號進(jìn)行放大、整形，送至輸出緩沖寄存器。②在送上地址碼的同時，還要送上讀/寫控制信號（R/或、）和片選信號（）。6.2隨機(jī)讀/寫存儲器⑵寫入過程①地址碼加在RAM芯片的地址輸入端，選中相應(yīng)的存儲單元，使其可以進(jìn)行寫操作。②將要寫入的數(shù)據(jù)放在DB上。③加上片選信號=0及寫入信號R/＝0。這兩個有效控制信號打開三態(tài)門使DB上的數(shù)據(jù)進(jìn)入輸入電路，送到存儲單元的位線上，從而寫入該存儲單元。6.2隨機(jī)讀/寫存儲器4.SRAM芯片舉例⑴Intel2114存儲器芯片（1K×4位）其內(nèi)部結(jié)構(gòu)如圖6.6所示，芯片的引腳圖如圖6.7所示。6.2隨機(jī)讀/寫存儲器圖6.7

2114引腳圖圖6.6

2114內(nèi)部結(jié)構(gòu)圖⑵Intel6264存儲器芯片（8K×8位）其內(nèi)部主要包括512×128的存儲器矩陣、行/列地址譯碼器以及數(shù)據(jù)輸入/輸出控制邏輯電路，工作方式如表6.1所示。表6.16264工作方式表6.2隨機(jī)讀/寫存儲器方式功能000禁止不允許和同時為低電平010讀出數(shù)據(jù)讀出001寫入數(shù)據(jù)寫入011選通芯片選通，輸出高阻態(tài)1××未選通芯片未選通6.2隨機(jī)讀/寫存儲器6264內(nèi)部結(jié)構(gòu)如圖6.8所示，芯片的引腳圖如圖6.9所示。圖6.9

6264引腳圖圖6.8

6264內(nèi)部結(jié)構(gòu)圖5.SRAM與CPU的連接同CPU連接時，要完成地址線、數(shù)據(jù)線和控制線的連接。⑴位擴(kuò)展法：只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致。假定使用8K×1的RAM存儲器芯片，那么組成8K×8位的存儲器可采用如圖6.10所示。6.2隨機(jī)讀/寫存儲器圖6.10

位擴(kuò)展連接圖⑵字?jǐn)U展法：僅在字?jǐn)?shù)擴(kuò)充，而位數(shù)不變。將芯片的低位地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，由片選信號來區(qū)分各片地址，片選信號端連接到選片譯碼器的輸出端。用16K×8位的芯片采用字?jǐn)U展法組成64K×8位的存儲器連接圖如圖6.11所示。6.2隨機(jī)讀/寫存儲器圖6.11

字?jǐn)U展連接圖地址空間分配表如表6.2所示。6.2隨機(jī)讀/寫存儲器地址片號片外A15A14片內(nèi)A13A12A11…A1A0說明10000000…00111…11最低地址最高地址20101000…00111…11最低地址最高地址31010000…00111…11最低地址最高地址41111000…00111…11最低地址最高地址表6.2

字?jǐn)U展地址分配表⑶字位同時擴(kuò)展法

一個存儲器的容量假定為M×N位，若使用1×k位的芯片（1<M，k<N），則需要在字?jǐn)?shù)和位數(shù)同時進(jìn)行擴(kuò)展。此時共需要（M/1）×（N/k）個存儲器芯片。⑷靜態(tài)隨機(jī)存取存儲器的連接舉例在64KB的地址空間中，用8片2114構(gòu)成4K×8，即4KB存儲區(qū)的全譯碼法連接方案:其地址范圍為2000H～2FFFH。連接圖如圖6.12所示。6.2隨機(jī)讀/寫存儲器6.2隨機(jī)讀/寫存儲器圖6.12

字、位擴(kuò)展連接圖6.2.2動態(tài)MOS存儲器1.單管動態(tài)存儲元：由一個MOS管子T1和一個電容C構(gòu)成，電路如圖6.13所示。由單管動態(tài)存儲元組成的存儲體矩陣如圖6.14所示。6.2隨機(jī)讀/寫存儲器圖6.13

動態(tài)存儲元電路圖圖6.14動態(tài)存儲元存儲體矩陣2.DRAM的刷新和DRAM控制器最常用刷新的方法的是“只有行地址有效”的方法。在刷新時限2ms中對DRAM芯片中所有行刷新一遍，可以實現(xiàn)全面刷新。為了實現(xiàn)刷新，DRAM控制器具有如下功能:⑴時序功能DRAM控制器需要按固定的時序提供行地址選通信號RAS，為此，用一個計數(shù)器產(chǎn)生刷新地址，同時用一個刷新定時器產(chǎn)生刷新請求信號，以此啟動一個刷新周期，刷新地址和刷新請求信號聯(lián)合產(chǎn)生行地址選通信號RAS，每刷新一行，就產(chǎn)生下一個行地址選通信號。6.2隨機(jī)讀/寫存儲器⑵地址處理功能DRAM控制器一方面要在刷新周期中順序提供行地址，以保證在2ms中使所有的DRAM單元都被刷新一次；另一方面，要用一個多路開關(guān)對地址進(jìn)行切換，刷新時只是來自刷新地址計數(shù)器的行地址而沒有列地址，總線地址則被封鎖。⑶仲裁功能當(dāng)來自CPU對內(nèi)存的正常讀/寫請求和來自刷新電路的刷新請求同時出現(xiàn)時，仲裁電路要作出仲裁，原則上，CPU的讀/寫請求優(yōu)先于刷新請求。6.2隨機(jī)讀/寫存儲器DRAM控制器的原理圖如圖6.15所示。6.2隨機(jī)讀/寫存儲器圖6.15DRAM控制器原理圖3.動態(tài)隨機(jī)存取存儲器舉例動態(tài)存儲器常作為微型計算機(jī)的主存儲器。目前常用的有4164、41256、41464以及414256等類型，其存儲容量分別為64K×1、256K×1、64K×4和256K×4。414256需要每8ms刷新一次。刷新時通過在512個行地址間按順序循環(huán)進(jìn)行，可以分散刷新，也可以連續(xù)刷新。分散刷新也稱為分布刷新，是指每15.6μs刷新一行;連續(xù)刷新也稱猝發(fā)方式刷新，它是對512行集中刷新。MCM414256必須每8ms進(jìn)行一次快速刷新，MCM41M256每64ms進(jìn)行一次快速刷新。414256的內(nèi)部組成如圖6.16所示。6.2隨機(jī)讀/寫存儲器6.2隨機(jī)讀/寫存儲器圖6.16414256的內(nèi)部組成4.高集成度DRAM容量為1M×1、1M×4、4M×1以及更高集成度的存儲器芯片已大量使用。通常把這些芯片放在內(nèi)存條上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲條插座上即可使用。例如有256K×8、1M×8、256K×9、1M×9（9位時有一位為奇偶校驗位）及更高集成度的存儲條。6.2隨機(jī)讀/寫存儲器6.2隨機(jī)讀/寫存儲器圖6.17是采用HYM59256A的存儲條。圖6.17

59256存儲條

只讀存儲器（ROM）的信息在使用時是不能被改變的，即只能讀出，不能寫入，故一般只能存放固定程序，如監(jiān)控程序、IBMPC中的BIOS程序等。只讀存儲器可分為：掩膜只讀存儲器、可編程只讀存儲器（ProgrammableROM，PROM）、可擦可編程只讀存儲器（ErasableProgrammableROM，EPROM）、電可擦可編程只讀存儲器（ElectricallyErasableProgrammableROM，EEPROM）以及快擦型存儲器（FlashMemory）。6.3只讀存儲器

6.3.1掩膜只讀存儲器圖6.18為一個簡單的4×4位MOS管ROM，在行和列的交點處，有的連有管子，有的沒有，這是由工廠根據(jù)用戶提供的程序?qū)π酒瑘D形（掩膜）進(jìn)行二次光刻所決定的，所以稱為掩膜ROM。6.3只讀存儲器圖6.18

掩膜ROM存儲圖圖6.18存儲矩陣的內(nèi)容如表6.4所示。6.3只讀存儲器表6.4

存儲矩陣內(nèi)容表6.3.2可擦可編程只讀存儲器類存儲器可利用專門的擦除器（由紫外線燈照射）將其擦除，各字節(jié)內(nèi)容復(fù)原（為FFH），再根據(jù)需要利用EPROM編程器寫入新的數(shù)據(jù)，因此這種芯片可反復(fù)使用。1.EPROM的存儲單元電路EPROM存儲電路如圖6.19所示。6.3只讀存儲器圖6.19

可擦可編程ROM存儲圖2.典型EPROM芯片介紹（Intel2764A）

2764功能框圖如圖6.20所示。6.3只讀存儲器圖6.20

2764功能圖Intel2764A有7種工作方式，如表6.5所示。6.3只讀存儲器A9A0VPPVCC數(shù)據(jù)端功能讀低低高××VCC5V數(shù)據(jù)輸出輸出禁止低高高××VCC5V高阻備用高××××VCC5V高阻編程低高低××12.5VVCC數(shù)據(jù)輸入校驗低低高××12.5VVCC數(shù)據(jù)輸出編程禁止高××××12.5VVCC高阻標(biāo)識符低低高高低高VCCVCC5V5V制造商編碼器件編碼表6.5

2764工作方式表3.高集成度EPROM除了常用的EPROM2764外，27128、27256、27512等也是常用的EPROM芯片。由于工業(yè)控制計算機(jī)的發(fā)展，迫切需用電子盤取代硬盤，常把用戶程序、操作系統(tǒng)固化在電子盤（ROMDISK）上，這時要用27C010（128K×8）、27C020（256K×8）、27C040（512K×8）等大容量芯片。6.3只讀存儲器6.3.3電可擦可編程存儲器1.2816的基本特點（2K×8位）

6.3只讀存儲器圖6.232816邏輯符號圖2.2816的工作方式有6種工作方式，每種工作方式下各個控制信號所需電平如表6.6所示。6.3只讀存儲器

管腳方式VPP（V）數(shù)據(jù)線功能讀方式低低+4～+6輸出備用方式高×+4～+6高阻字節(jié)擦除低高+21輸入為高電平字節(jié)寫低高+21輸入片擦除低+9～+15V+21輸入為高電平擦寫禁止高×+21高阻表6.6

2816工作方式表⑴讀方式在讀方式時，允許CPU讀取2816的數(shù)據(jù)。⑵寫方式2816具有以字節(jié)為單位的擦寫功能，擦除和寫入是同一種操作，即都是寫，只不過擦除是固定寫“1”而已。因此，在擦除時，數(shù)據(jù)輸入是TTL高電平。⑶片擦除方式在2816需整片擦除時，也可按字節(jié)擦除方式將整片2KB逐個進(jìn)行。6.3只讀存儲器3.2817AEEPROM（2K×8位）2817A的特點是片內(nèi)具有防寫保護(hù)單元，適于現(xiàn)場修改參數(shù)。2817A引腳如圖6.24所示。6.3只讀存儲器圖6.242817A引腳圖

2817A讀取時間為200ns，數(shù)據(jù)保存時間接近十年，每個單元允許擦寫104次。2817A的工作方式如表6.7所示。6.3只讀存儲器引腳方式數(shù)據(jù)線功能讀低低高高阻輸出維持高無關(guān)無關(guān)高阻高阻字節(jié)寫入低高低低輸入字節(jié)擦除字節(jié)寫入前自動擦除表6.7

2817A工作方式表6.3.4快擦寫存儲器主要有以下3類。1.整體擦除快擦寫存儲器除了一般只讀存儲器所具備的地址鎖存器/譯碼器、片選電路、數(shù)據(jù)鎖存器、輸入/輸出緩沖器和讀控制電路之外，存儲器陣列采用的是快擦寫存儲器電路，另外有擦除電壓開關(guān)、編程電壓開關(guān)、命令寄存器、停止定時器以及狀態(tài)控制電路等。其中，命令寄存器用來寫入命令字以及執(zhí)行該命令所需要的地址和數(shù)據(jù)。主要型號有28F010、28F020、28F256和28F512。6.3只讀存儲器2.對稱型塊結(jié)構(gòu)快擦寫存儲器把存儲器陣列劃分成大小相等的存儲塊，每塊可以獨立地被擦除或者編程。擦除時可以擦除其中的任意一塊。主要型號有28F008SA、28F016SA和28F032SA等。3.帶自舉塊快擦寫存儲器是在塊結(jié)構(gòu)的基礎(chǔ)上增加了自舉塊，自舉塊用來存儲自舉程序。自舉塊具有數(shù)據(jù)保護(hù)特性，以在臨界應(yīng)用中保護(hù)自舉程序代碼。主要型號有28F400BX和28F004BX等。注意：ROM、FLASH存儲器與CPU的連接、設(shè)計原則同SRAM。6.3只讀存儲器

虛擬存儲器只是一個容量非常大的存儲器的邏輯模型，不是任何實際的物理存儲器。它借助于磁盤等輔助存儲器來擴(kuò)大主存容量，使之為更大或更多的程序所使用。虛擬存儲器工作于主存－外存層次，它以透明的方式為用戶提供了一個比實際主存空間大得多的程序地址空間。

物理地址是實際的主存單元地址，由CPU地址引腳送出，是用于訪問主存的。設(shè)CPU地址總線的寬度為m位，則物理地址空間的大小就是2m。

虛擬地址是用戶編程時使用的地址，由編譯程序生成，是程序的邏輯地址。其地址空間的大小受到輔助存儲器容量的限制。顯然，虛擬地址要比實際地址大得多。程序的邏輯地址空間稱為虛擬地址空間。6.4虛擬存儲器

根據(jù)地址格式的不同，虛擬存儲器可分成頁式虛擬存儲器、段式虛擬存儲器和段頁式虛擬存儲器3種。頁式虛擬存儲器：以定長的頁為基本信息傳送單位，主存的物理空間也被分成等長的頁，每一頁等長的區(qū)域稱為頁面，頁面在主存中的位置是固定的。段式虛擬存儲器：對主存按段分配和管理。段是利用程序的模塊化性質(zhì)，按照程序的邏輯結(jié)構(gòu)劃分成多個相對獨立的部分，如過程、數(shù)據(jù)表、陣列等。段頁式存儲管理：是結(jié)合兩者優(yōu)點的一種方案。它把整個存儲器分成若干個段，每段又分成若干頁，每頁包含若干個存儲單元。程序按模塊分段管理，進(jìn)入主存仍以頁為基本信息傳送單位。6.4虛擬存儲器

從Intel80386開始，Intel80x86CPU有三種工作模式：實地址模式、保護(hù)模式、和虛擬8086模式。6.5.1實模式存儲管理

實地址模式是最基本的工作模式。Intel8086CPU只運行在實地址模