《電子電路設(shè)計與制作》 任務(wù)六 組合邏輯電路的設(shè)計與制作單元測試題

第六章1.數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫(組合邏輯電路（簡稱組合電路）)，另一類叫做(時序邏輯電路（簡稱時序電路）)。2.組合邏輯電路在邏輯功能上的特點是(任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)).3.常見的組合邏輯電路有(裁判電路)、(編碼器)、(譯碼器)、(數(shù)據(jù)選擇器)、(數(shù)據(jù)分配器)等。4.組合邏輯電路是由(與門、或門、與非門、或非門)等幾種邏輯電路組合而成的5.組合邏輯電路的基本特點是：(輸出狀態(tài)僅取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)無關(guān))6.在數(shù)字電路理論中，組合邏輯電路是一種(邏輯電路)，它的任一時刻的穩(wěn)態(tài)輸出，僅僅與該時刻的輸入變量的取值有關(guān)，而與該時刻以前的輸入變量取值無關(guān)7.常用組合邏輯電路包括：(算術(shù)運算電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器)等8.算術(shù)運算電路包含:（半加器與全加器）、（加法器）。9.半加器與全加器兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為(“半加”)，完成半加功能的邏輯電路叫(半加器).10.兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為(“全加”)，實現(xiàn)這一功能的邏輯電路叫(全加器)。11.加法器實現(xiàn)多位二進制數(shù)相加的電路稱為(加法器)。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種12.編碼器用代碼表示特定信號的過程叫(編碼)；13.實現(xiàn)編碼功能的邏輯電路叫(編碼器)。14.編碼器的輸入是(被編碼的信號)，輸出是與輸入信號對應(yīng)的一組二進制代碼。15.編碼器包括(普通編碼器)和(優(yōu)先編碼器)。16.譯碼器把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫(譯碼)。17.完成譯碼功能的邏輯電路叫(譯碼器)。18.譯碼器的n個輸入，m個輸出應(yīng)滿足2n≥m。譯碼器有(二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器)等類型19.數(shù)據(jù)選擇器根據(jù)給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至(輸出端的組合邏輯電路)。20.有時也把它叫做(多路選擇器或多路調(diào)制器)。21.數(shù)據(jù)分配器能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做(數(shù)據(jù)分配器)，又稱為(多路分配器)，其邏輯功能正好與數(shù)據(jù)選擇器相反22.數(shù)值比較器在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。23.74LS138共有(54/74S138)和(54/74LS138)兩種線路結(jié)構(gòu)型式.24.74LS48芯片是(一種常用的七段數(shù)碼管譯碼器驅(qū)動器)。25.74LS48是(輸出高電平有效的譯碼器).26.(led數(shù)碼管)由多個發(fā)光二極管封裝在一起組成“8”字型的器件，引線已在內(nèi)部連接完成，只需引出它們的各個筆劃，公共電極。27.數(shù)碼管實際上是由七個發(fā)光管組成8字形構(gòu)成的，加上小數(shù)點就是8個,這些段分別由字a,b,c,d,e,f,g,dp來表示。數(shù)碼管內(nèi)部發(fā)光二極管的陽極連接到一起連接到電源正極的稱為(共陽數(shù)碼管).28.發(fā)光二極管的陰極連接到一起連接到電源負極的稱為(共陰數(shù)碼管)。29.在數(shù)字電路理論中，組合邏輯電路是一種(邏輯電路)30.組合電路它的任一時刻的穩(wěn)態(tài)輸出，僅僅與該時刻的輸入變量的取值有關(guān)，而與(該時刻以前的輸入變量取值)無關(guān)。31.組合電路這種電路跟時序邏輯電路相反，時序邏輯電路的輸出結(jié)果是(依照目前的輸入和先前的輸入)有關(guān)系.32.從電路結(jié)構(gòu)分析，組合電路由(各種邏輯門)組成，網(wǎng)絡(luò)中無記憶元件，也無反饋線。33.組合邏輯電路的邏輯函數(shù)如下：(Li=f（A1，A2，A3……An）（i=1，2，3…m）).34.組合邏輯電路的邏輯函數(shù)A1~An為(輸入變量)，Li為(輸出變量)。35.74LS138為(3線－8線)譯碼器。36..引腳功能:(A0~A2：地址輸入端),(STA（E1）：選通端),(/STB（/E2）、/STC（/E3）：選通端（低電平有效）),(/Y0~/Y7：輸出端（低電平有效）),(VCC：電源),(GND：接地).37.A0~A2對應(yīng)(Y0——Y7)；A0，A1，A2以(二進制)形式輸入，然后轉(zhuǎn)換成(十進制)，對應(yīng)相應(yīng)Y的序號輸出低電平，其他均為高電平.38.當(dāng)一個選通端為高電平，另兩個選通端和為低電平時，可將(地址端的二進制編碼在Y0至Y7對應(yīng)的輸出端以低電平譯)。39.利用E1、E2和E3可級聯(lián)擴展成(24線)譯碼器；40.若外接一個反相器還可級聯(lián)擴展成(32線)譯碼器。41.若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作(數(shù)據(jù)分配器)。42.可用在8086的譯碼電路中，擴展(內(nèi)存)。43.74LS48除了有實現(xiàn)7段顯示譯碼器基本功能的輸入和輸出端外，7448還引入了燈測試輸入端和動態(tài)滅零輸入端，以及既有(輸入)功能又有(輸出)功能的(消隱輸入/動態(tài)滅零輸出端)。44.74LS84工作原理:7段譯碼功能在燈測試輸入端和動態(tài)滅零輸入端都接無效電平時，輸入DCBA經(jīng)(7448譯碼)，輸出高電平有效的7段字符顯示器的驅(qū)動信號，顯示相應(yīng)字符。45.消隱功能主要用于(多顯示器的動態(tài)顯示)。46.燈測試功能用于(7段顯示器測試，判別是否有損壞的字段)。47.動態(tài)滅零功能主要用于(多個7段顯示器同時顯示時熄滅高位的零)。48.常用LED數(shù)碼管顯示的數(shù)字和字符是(0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F)。第六章1.常用組合邏輯電路包括(ABCD)A.數(shù)據(jù)選擇器B.編碼器C.譯碼器D.算術(shù)運算電路2.算術(shù)運算電路有（ABCD）A.加法器B.數(shù)值比較器C.譯碼器D.半加器與全加器3.引腳功能地址輸入端是（A）A.A0~A2B.A2~A4C.A4~A6D.A6~A84.引腳功能選通端是(C)A.STDB.STEC.STAD.STX5.引腳功能輸出端（低電平有效）端是（D）A./Y0~/Y5B./Y0~/Y3C./Y0~/Y6D./Y0~/Y76.引腳功能電源符合是（C）A.VCAB.VCBC.VCCD.VCD144.引腳功能接地符合是（D）A.GNAB.GNBC.GNCD.GND7.引腳功能A0~A2對應(yīng)(D)A./Y0~/Y5B./Y0~/Y3C./Y0~/Y6D./Y0~/Y78.對應(yīng)相應(yīng)的什么序號輸出低電平（A）A.YB.UC.ID.O9.74LS138有下列那種線路結(jié)構(gòu)型式（C）A.53/74S137B.53/74S138C.54/74S138D.54/74S13710.什么芯片是一種常用的七段數(shù)碼管譯碼器驅(qū)動器（D）A.74LS45B.74LS46C.74LS47D.74LS4811.什么是輸出高電平有效的譯碼器(D)A.74LS45B.74LS46C.74LS47D.74LS4812.74LS48有實現(xiàn)幾段顯示譯碼器基本功能（C）A.5段B.6段C.7段D.8段13.引腳功能工作原理有（ABCD）消隱功能B.燈測試功能C.動態(tài)滅零功能D.7段譯碼功能14.LED數(shù)碼管實際上是由幾個發(fā)光管組成8字形構(gòu)成的（C）五個B.六個C.七個D.八個15.555定時器是一種(ABCD)多功能電路靈活B.結(jié)構(gòu)簡單C.方便D.用途廣泛16.秒、分計數(shù)模塊均采用(A)構(gòu)成A.74ALS160B.74ALS161C.74ALS162D.74ALS16317.由兩片74ALS160擴展為(A)進制的計數(shù)器A.60B.61C.62D.6318.當(dāng)?shù)臀挥嫈?shù)器計數(shù)滿(D)時，其進位端RCO輸出高電平A.6B.7C.8D.919.時計數(shù)模塊采用兩片74ALS160構(gòu)成的(D)進制計數(shù)器進行計數(shù)A.21B.22C.23D.2420.分秒計數(shù)模塊一樣用反饋清零法將高位的輸出端(A)A.1QB.2QC.3QD.4Q21.分秒計數(shù)模塊一樣用反饋清零法將低位輸出端(C)A.1QB.2QC.3QD.4Q22.整點報時由555單穩(wěn)態(tài)觸發(fā)器以及(D)構(gòu)成A.552多諧振蕩器B.A.553多諧振蕩器C.A.554多諧振蕩器D.A.555多諧振蕩器23.整點報時功能是在整點時用頻率為(C)的脈沖波A.10HZB.100HZC.1000HZD.10000HZ24.1000HZ的脈沖波驅(qū)動揚聲器發(fā)聲(B)秒鐘A.1B.2C.3D.425.IC1的(B)腳輸入為高電平A.1B.2C.3D.426.IC1的(C)腳輸出低電平A.1B.2C.3D.427.IC2的(D)腳為低電平，A.1B.2C.3D.428.IC2處于清零狀態(tài)，其(C)腳始終輸出低電平A.1B.2C.3D.429.IC1的(B)腳輸入為低電平，此時IC1具有延時功能A.1B.2C.3D.430.IC1的(C)腳將會輸出時間為Tw的高電平A.1B.2C.3D.431.EN為低電平時，選通(A)路信號A.AB.BC.CD.D32.EN為高電平時，選通(B)路信號A.AB.BC.CD.D33.組合邏輯電路是由（A）、(B)、(C)、或非門等幾種邏輯電路組合而成的，A.與門B.或門C.與非門D.門34.組合邏輯電路的基本特點是：輸出狀態(tài)僅取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)(A)。A.無關(guān)B.有關(guān)C.相同D.相反35.兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫(A)。A.半加器B.全加器C.加器D.編碼器36.兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“（A）”，完成半加功能的邏輯電路叫半加器。A.半加B.全加C.加D.編碼器37.兩個數(shù)A、B相加，只求本位之（B），暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。A.商B.和C.差D.積38.兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的(C)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。A.加數(shù)B.退位數(shù)C.進位數(shù)D.余數(shù)39.兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“(B)”，實現(xiàn)這一功能的邏輯電路叫全加器。A.半加B.全加C.加D.編碼器40.兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫（B）。A.半加器B.全加器C.加器D.編碼器41.實現(xiàn)多位二進制數(shù)相加的電路稱為（C）。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。A.半加器B.全加器C.加法器D.編碼器42.實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。根據(jù)進位方式（D），有串行進位加法器和超前進位加法器兩種。A.選擇B.相反C.相同D.不同43.實現(xiàn)多位（D）進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。A.七B.十C.十六D.二44.用代碼表示特定信號的過程叫（B）；A.譯碼B.編碼C.半加D.全加45.實現(xiàn)編碼功能的邏輯電路叫（A）。A.編碼器B.編碼器C.半加器D.全加器46.編碼器的輸入是被（A）的信號，輸出是與輸入信號對應(yīng)的一組二進制代碼。A.編碼B.譯碼C.半加D.全加46.編碼器的輸入是被編碼的信號，輸出是與（D）信號對應(yīng)的一組二進制代碼。A.編碼B.譯碼C.半加D.輸入47.編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組（D）進制代碼。A.七B.十C.十六D.二48.把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)(B)的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。A.輸入信號B.輸出信號C.編碼信號D.譯碼信號49.能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器(A)。A.相反B.相同C.不同50.能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做（A），其邏輯功能正好與數(shù)據(jù)選擇器相反。A.數(shù)據(jù)分配器B.輸出器C.數(shù)據(jù)選擇器D.數(shù)值比較器51.能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為(B)，其邏輯功能正好與數(shù)據(jù)選擇器相反。A.半加器B.多路分配器C.數(shù)據(jù)選擇器D.數(shù)值比較器52.在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為（D）。A.半加器B.多路分配器C.數(shù)據(jù)選擇器D.數(shù)值比較器53.在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)（B）的二進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。A.相反B.相同C.不同54.在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的（D）進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。A.二十一B.十C.十六D.二55.數(shù)碼管內(nèi)部發(fā)光二極管的陽極連接到一起連接到電源正極的稱為(A)A.共陽數(shù)碼管B共陰數(shù)碼管C.數(shù)碼管56.發(fā)光二極管的陰極連接到一起連接到電源負極的稱為(B)。A.共陽數(shù)碼管B共陰數(shù)碼管C.數(shù)碼管57.發(fā)光二極管的（A）連接到一起連接到電源（C）的稱為共陰數(shù)碼管。A.陰極B.陽極C.負極D.正極58.數(shù)碼管內(nèi)部發(fā)光二極管的（B）連接到一起連接到電源（D）的稱為共陽數(shù)碼管A.陰極B.陽極C.負極D.正極任務(wù)六1.數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。（對）2.數(shù)字電路根據(jù)邏輯功能的相同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。（錯）3.數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫組合電路，另一類叫做時序邏輯電路。（對）4.數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成三大類，一類叫組合邏輯電路，二類叫做時序邏輯電路，第三類叫簡稱時序電路。（錯）5.組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。（對）6.時序邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。（錯）7.組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)有關(guān)。（錯）8.時序邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電流原來的狀態(tài)有關(guān)。（錯）9.常見的組合邏輯電路有裁判電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器（對）10.常見的組合邏輯電路有裁判電路、編譯器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器（錯）11.不常見的組合邏輯電路有裁判電路、編譯器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器（錯）12.算術(shù)運算電路半加器與全加器兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。（對）13.算術(shù)運算電路半加器與全加器兩個數(shù)A、B相減，只求本位之差，暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。（錯）14.算術(shù)運算電路半加器與全加器兩個數(shù)A、B相乘，只求本位之積，暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。（錯）15.算術(shù)運算電路加法器實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。（對）16.算術(shù)運算電路加法器實現(xiàn)多位十進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。（錯）17.算術(shù)運算電路加法器實現(xiàn)多位二進制數(shù)相加的電路稱為辦加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。（錯）18.算術(shù)運算電路加法器實現(xiàn)多位十六進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。（錯）19.算術(shù)運算電路加法器實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器沒有超前進位加法器。（錯）20.算術(shù)運算電路編碼器用代碼表示特定信號的過程叫編碼；實現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組二進制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。（對）21.算術(shù)運算電路編碼器用代碼表示信號的過程叫編碼；實現(xiàn)編碼功能的邏輯電路叫編譯器。編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組十進制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。（錯）22.算術(shù)運算電路編碼器用代碼表示特定信號的過程叫編碼；實現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組二進制代碼。編碼器包括普通編碼器。（錯）23.算術(shù)運算電路編碼器用代碼表示特定信號的過程叫編碼；實現(xiàn)編譯功能的邏輯電路叫編譯器。編譯器的輸入是被編譯的信號，輸出是與輸入信號對應(yīng)的一組二進制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。（錯）24.算術(shù)運算電路譯碼器把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸入，m個輸出應(yīng)滿足2n≥m。譯碼器有二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器等類型。（對）25.算術(shù)運算電路譯碼器把十進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸入，m個輸出應(yīng)滿足2n≥m。譯碼器有二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器等類型。（錯）26.算術(shù)運算電路譯碼器把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸出，m個輸入應(yīng)滿足2n≥m。譯碼器有二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器等類型。（錯）27.算術(shù)運算電路譯碼器把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸入，m個輸出應(yīng)滿足2n<m。譯碼器有二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器等類型。（錯）28.算術(shù)運算電路數(shù)據(jù)選擇器根據(jù)給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出端的組合邏輯電路。有時也把它叫做多路選擇器或多路調(diào)制器。（對）29.算術(shù)運算電路數(shù)據(jù)選擇器根據(jù)給定的輸出地址代碼，從一組輸入信號中選出指定的一個送至輸出端的組合邏輯電路。有時也把它叫做多路選擇器或多路調(diào)制器。（錯）30.算術(shù)運算電路數(shù)據(jù)選擇器根據(jù)給定的輸入地址代碼，從一組輸出信號中選出指定的一個送至輸出端的組合邏輯電路。有時也把它叫做多路選擇器或多路調(diào)制器。（錯）31.算術(shù)運算電路數(shù)據(jù)選擇器根據(jù)給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出端的邏輯電路。有時也把它叫做多路編碼器。（錯）32.算術(shù)運算電路數(shù)據(jù)分配器能夠?qū)?個輸數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（對）33.算術(shù)運算電路數(shù)據(jù)分配器能夠?qū)⒍鄠€輸數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（錯）34.算術(shù)運算電路數(shù)據(jù)分配器能夠?qū)?個輸數(shù)據(jù)，根據(jù)需要傳送到2個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（錯）35.算術(shù)運算電路數(shù)據(jù)分配器能夠?qū)個輸數(shù)據(jù)，根據(jù)需要傳送到1個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（錯）36.算術(shù)運算電路數(shù)值比較器在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。（對）37.算術(shù)運算電路數(shù)值比較器在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的十進制數(shù)進行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。（錯）38.算術(shù)運算電路數(shù)值比較器在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進制數(shù)進行比較，以判斷它們的相對大小或者是否不相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。（錯）39.數(shù)碼管內(nèi)部發(fā)光二極管的陽極連接到一起連接到電源正極的稱為共陽數(shù)碼管，發(fā)光二極管的陰極連接到一起連接到電源負極的稱為共陰數(shù)碼管。（對）40.數(shù)碼管內(nèi)部發(fā)光二極管的陽極連接到一起連接到電源正極的稱為共陽數(shù)碼管，發(fā)光三極管的陰極連接到一起連接到電源負極的稱為共陰數(shù)碼管。（錯）41.數(shù)碼管內(nèi)部發(fā)光二極管的陰極連接到一起連接到電源正極的稱為共陽數(shù)碼管，發(fā)光二極管的陰極連接到一起連接到電源負極的稱為共陰數(shù)碼管。（錯）42.數(shù)碼管內(nèi)部發(fā)光二極管的陽極連接到一起連接到電源正極的稱為共陰數(shù)碼管，發(fā)光二極管的陰極連接到一起連接到電源負極的稱為共陽數(shù)碼管。（錯）43.常見的組合邏輯電路基本特點是：輸出狀態(tài)僅取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)無關(guān)（對）44.常見的組合邏輯電路基本特點是：輸入狀態(tài)僅取決于該時刻的輸出信號，與輸出信號作用前的電路狀態(tài)無關(guān)（錯）45.常見的組合邏輯電路基本特點是：輸出狀態(tài)不取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)無關(guān)（錯）46.常見的組合邏輯電路基本特點是：輸出狀態(tài)僅取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)有關(guān)（錯）47.不常見的組合邏輯電路基本特點是：輸出狀態(tài)僅不決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)有關(guān)（錯）48.組合邏輯電路是由與門、或門、與非門、或非門等幾種邏輯電路組合而成的（對）49.組合邏輯電路是由或門、與非門、或非門這三種種邏輯電路組合而成的（錯）50.組合邏輯電路的邏輯函數(shù)如下：Li=f（A1，A2，A3……An）（i=1，2，3…m）其中，A1~An為輸入變量，Li為輸出變量。（對）51.組合邏輯電路的邏輯函數(shù)如下：Li<>f（A1，A2，A3……An）（i=1，2，3…m）其中，A1~An為輸入變量，Li為輸出變量。（錯）52.組合電路的特點：在\o"數(shù)字電路"數(shù)字電路理論中，組合邏輯電路是一種\o"邏輯電路"邏輯電路，它的任一時刻的穩(wěn)態(tài)輸出，與該時刻的輸入變量的取值無關(guān)，而與該時刻以前的輸入變量取值有關(guān)。（錯）53.組合電路的特點：在\o"數(shù)字電路"數(shù)字電路理論中，組合邏輯電路是一種\o"邏輯電路"邏輯電路，它的任一時刻的穩(wěn)態(tài)輸出，僅僅與該時刻的輸入變量的取值無關(guān)，而與該時刻以前的輸入變量取值有關(guān)。（對）54.組合電路的特點：在\o"數(shù)字電路"數(shù)字電路理論中，組合邏輯電路是一種\o"邏輯電路"組合電路，它的任一時刻的穩(wěn)態(tài)輸出，僅僅與該時刻的輸入變量的取值無關(guān)，而與該時刻以前的輸入變量取值有關(guān)（錯）55.全加器：兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“全加”。完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。56.半加器：兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“半加”，實現(xiàn)這一功能的邏輯電路叫半加器。57.半加器：兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“半加”。58.全加器：兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。59.算術(shù)運算電路中：半加器與全加器、加法器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器。（對）60.算術(shù)運算電路中：半加器與全加器、運算器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器。（錯）61.算術(shù)運算電路中：半加器與全加器、乘法器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器。（錯）62.算術(shù)運算電路中：乘法器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器。（錯）63.數(shù)值比較器：能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)值比較器。（錯）64.數(shù)據(jù)分配器：能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（對）任務(wù)六1.數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類有哪兩大類：答：一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）2.組合邏輯電路是什么意思：答：組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)3.常見的組合邏輯電路有哪些：答：裁判電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等4.組合邏輯電路的基本特點是：答：輸出狀態(tài)僅取決于該時刻的輸入信號，與輸入信號作用前的電路狀態(tài)無關(guān)。5.組合電路的特點：答：在\o"數(shù)字電路"數(shù)字電路理論中，組合邏輯電路是一種\o"邏輯電路"邏輯電路，它的任一時刻的穩(wěn)態(tài)輸出，僅僅與該時刻的輸入變量的取值有關(guān)，而與該時刻以前的輸入變量取值無關(guān)。這種電路跟\o"時序邏輯電路"時序邏輯電路相反，時序邏輯電路的輸出結(jié)果是依照目前的輸入和先前的輸入有關(guān)系。從電路結(jié)構(gòu)分析，組合電路由各種邏輯門組成，網(wǎng)絡(luò)中無記憶元件，也無反饋線。6.組合邏輯電路的邏輯函數(shù)：答：Li=f（A1，A2，A3……An）（i=1，2，3…m）其中，A1~An為輸入變量，Li為輸出變量。7.組合邏輯電路設(shè)計步驟：答：（1）根據(jù)實際問題的邏輯關(guān)建立真值表。（2）由真值表寫出邏輯函數(shù)表達式。（3）化簡邏輯函數(shù)式。（4）根據(jù)邏輯函數(shù)式畫出由門電路組成的邏輯電路圖。8.常用組合邏輯電路有哪些:答：常用組合邏輯電路包括：算術(shù)運算電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器等。9.算術(shù)運算電路包括：答：a、半加器與全加器兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。b、加法器實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。根據(jù)進位方式不同，有串行進位加法器和超前進位加法器兩種。10.常用組合邏輯電路中的編碼器：答：用代碼表示特定信號的過程叫編碼；實現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組二進制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。11.常用組合邏輯電路中的譯碼器：答：把二進制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸入，m個輸出應(yīng)滿足2n≥m。譯碼器有二進制譯碼器、二—十進制譯碼器、數(shù)字顯示譯碼器等類型。12.常用組合邏輯電路中的數(shù)據(jù)選擇器：答：數(shù)據(jù)選擇器（dataselector）根據(jù)給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出端的組合邏輯電路。有時也把它叫做多路選擇器或多路調(diào)制器（multiplexer）。13.常用組合邏輯電路中的數(shù)據(jù)分配器：答：能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫