高速電路設計

高速電路設計12/8/2024前言

數(shù)字信號應該是干凈、快速跳變的信號；具有穩(wěn)定、有效的邏輯電平；準確的時間位置，且沒有瞬態(tài)變化但是在高速數(shù)字電路設計中，由于信號變化很快，這時候模擬電路中分析的那些影響會產(chǎn)生很大的作用，使得信號失真、變形，或者產(chǎn)生毛刺、串擾等，作為高速數(shù)字電路的設計者，必須知道這些原理在高速電路中，快速信號的上升時間使模擬電路效果的影響大為增加。我們感受到的是完全不同的邏輯信號情形。邏輯信號常?？雌饋碛性S多毛刺、參差不齊而且發(fā)生畸變12/8/20241目錄基礎知識邏輯門電路的高速特性傳輸線電源完整性12/8/202421.基礎知識什么是高速電路？

在低頻電路里面，我們可以隨便直接使用一個導線把兩個電路連接起來，但在高頻時就不同了，同樣一段導線，在高頻時因電感太大而無法完成短接功能。

當頻率急劇提高時，那些電氣參數(shù)也會發(fā)生變化。

例如，在1KHz時，一段短導線測量得到的電阻為0.01Ω，而在1GHz時，由于趨膚效應，電阻增加到1.0Ω，而且還得到了50Ω的感抗

高速不等于高頻，不能說高于多少MHz以上就是高速,高速和信號上升沿有關系，當信號的上升時間和信號的傳輸延時可以比擬的時候，這就是高速設計,常見的有信號的上升時間小于6倍的傳輸延時，也有說2倍或者3倍的，幾倍不是關鍵，關鍵是兩者在一個數(shù)量級了，我們就得考慮高速帶來的影響

當數(shù)字信號，0不再是簡單的0，1不再是簡單的1，我們必須用模擬電路的分析方法來考慮數(shù)字信號的時候，就是高速12/8/20243高速數(shù)字信號的頻譜特性12/8/20244上圖是一個隨機數(shù)字信號和它的頻譜功率密度,它的時鐘頻率是Fclock

，每個時鐘對應的數(shù)據(jù)輸入是隨機的。在這個例子中10%～90%上升時間叫做Tr，在這里是時鐘周期的1%,在時鐘的整數(shù)倍時是非常小的值，并且從Fclock

開始直到Fknee（轉折頻率）以斜率-20dB/10倍頻下降，越過了轉折頻率以后頻譜線下降的速度急劇增加，大大快于-20dB/10倍頻，在轉折頻率位置，頻譜幅值是正常下降速率點再往下降(-6.8dB)對于任何數(shù)字信號，轉折頻率的值與電路信號沿的上升時間Tr（或下降時間）有關，而與時鐘頻率無關：Fknee=0.5/Tr電路的高頻響應影響它的瞬時事件處理（比如上升時間）電路的低頻響應影響電路的長時間事件處理（比如一個穩(wěn)定的長時脈沖）12/8/20245數(shù)字脈沖的大部分能量集中在低于Fknee

的頻率范圍內電路在Fknee處的特性決定了它對變化沿的處理數(shù)字信號的兩個重要特性：

1.任何在其Fknee頻率以內具有一個平坦頻率響應的電路，可以允許數(shù)字信號幾乎無失真地通過

2.數(shù)字信號在Fknee

頻率以上的頻率特性對于它如何處理數(shù)字信號幾乎沒有影響12/8/20246接收(NRZ)數(shù)字信號時，系統(tǒng)需要的帶寬是0.75×Fclock

所以2.5Gb/s的接收機帶寬2GHz就足夠了，可以正確判斷“0”“1”就行正確顯示一個2.5Gb/s數(shù)字信號的波形，示波器的模擬帶寬要有10GHz以上!

需要顯示正確、完整的波形12/8/20247時間與距離電信號在傳輸線或者PCB線路上面的傳輸速度取決于周圍的介質，傳輸延時的單位是ps/inch（皮秒每英寸），傳輸速度的單位是inch/ps（英寸每皮秒），它們是倒數(shù)關系傳輸延時與導線周圍介質的介電常數(shù)的平方根成正比。同軸電纜廠家通常使用泡沫塑料或者有皺紋的材料作為絕緣材料，以減小電纜的有效介電常數(shù)，從而減小傳輸延時和介質損耗。表中列出了兩種不同絕緣介質的同軸電纜PCB走線的單位延遲取決于基板材料的介電常數(shù)和走線的幾何外形，F(xiàn)R-4在低頻時介電常數(shù)大約是4.7±20%，而在高頻時劣化為4.5(傳播延遲約為5.5ps～7ps/mm)12/8/20248集總與分布系統(tǒng)傳導系統(tǒng)對于輸入信號的響應，很大程度上取決于系統(tǒng)的尺寸是大于還是小于信號最快電特性的有效長度

一個電氣特性的有效長度，比如上升沿，由該特性的持續(xù)時間和它的傳播延遲來決定，例如，一個ECL信號的上升沿大約為1ns，它沿著FR4印刷電路板內層走線傳播時，其有效長度為5.6in（142.24mm）：如圖所示，一個躍變電壓沿一條10in長的直導線傳輸時的電位，1ns的上升沿從走線左端注入，隨著該脈沖沿走線向前傳播，線上各點的電位是不同的。這個系統(tǒng)對輸入脈沖的響應是沿走線分布的，所以稱之為分布式系統(tǒng)如果及寸足夠小，并且所有點同時響應為一個統(tǒng)一電位，則稱之為集總系統(tǒng)尺寸小于信號傳輸有效長度的1/6，那么我們就把他看做是一個集總電路12/8/20249分布電路和集總電路上電位在不同時間的瞬時波形圖12/8/202410高速電路中的4種類型的電抗普通電容—兩個具有不同電位的導體之間都會產(chǎn)生電容。普通電感—只要存在電流，就會產(chǎn)生電感寄生電容—只要存在兩個電路就會有電容。一個電路的電壓產(chǎn)生電場，該電場會影響第二個電路。這種互相影響會隨距離的增加而迅速減小寄生電感—只要存在兩個電流回路，就會有互感寄生電感和寄生電容都會產(chǎn)生寄生耦合與寄生感應

所謂“寄生”就是指不是在設計電路時原定的、電路圖上也沒有標示，但是它卻引起意外的耦合和感應在高速電路中，寄生電感通常比寄生電容的問題更嚴重12/8/2024112.邏輯門電路的高速特性

在數(shù)字設備的設計中，功耗、速度和封裝是我們主要考慮因素，每位設計者都希望功耗最低、速度最快并且封裝最小最便宜，遺憾的是，沒有任何一種邏輯系列產(chǎn)品在所有這些方面讓使用者完全滿意12/8/202412功耗高速邏輯電路的功耗有四種類型：

輸入功率

內部功耗

驅動電路功耗

輸出功率

這四種功率類型中又可細分為靜態(tài)和動態(tài)功耗TTL/CMOS電路靜態(tài)功耗不大，但動態(tài)功耗會隨著工作頻率的升高而上升ECL/CML電路動態(tài)和靜態(tài)功耗相差不大，它的功耗要比TTL/CMOS電路大得多，這是以功耗的代價換得的高速性能CML電路功耗比ECL電路要小很多，現(xiàn)在2.5Gbps以上的芯片大多采用CML電路12/8/202413封裝引腳電感幾乎所有的封裝，當用于高速電路的時候，都存在一些問題包括引腳電感、引腳電容和散熱問題等器件封裝的個別管腳的電感會產(chǎn)生被稱為“地彈”(groundbounce)的現(xiàn)象，這種現(xiàn)象在邏輯輸出發(fā)生翻轉的時候會導致邏輯輸入的毛刺由于輸出轉換而引起的內部參考地電位漂移稱為“地彈”地彈可能引起輸入端的誤觸發(fā)12/8/202414BiCMOS電路產(chǎn)生的地彈波形12/8/202415引腳電感減少地彈的方法降低輸出翻轉時間是一個好辦法。ECL、CMOS、FCT和一些新的總線驅動器件采用內嵌的電路設計，在對傳輸延時影響最小的前提下降低翻轉速度采用圍繞器件分布很多地線,地線在封裝內分布均勻，這是一個很好的方法，地線在芯片周圍均勻地展開放置要優(yōu)于將許多地線集中在一起差分輸入也可達到同樣的目的，而且更加有效12/8/202416引腳電容邏輯器件相鄰引腳之間存在寄生電容(雜散電容)能夠在敏感的輸入引腳上耦合出噪聲電壓與引腳電感的影響相比，引腳電容的影響要小得多在高速狀態(tài)下，器件封裝的電感至關重要12/8/2024173.傳輸線在高頻數(shù)字電路中，傳輸線的性能優(yōu)于普通的直連導線，主要體現(xiàn)在：

1、信號變形小

2、電磁干擾很小，傳輸線結構保證了信號返回電流緊貼輸出路徑，使電流環(huán)路面積最小，輸出和返回電流產(chǎn)生的磁場相互抵消，極大地減少了EMI（電磁輻射）問題

3、信號串擾少同時傳輸線也有它的缺點，例如需要更高的驅動功率，但在高速電路中，信號的性能是最重要的，因此傳輸線的使用也是必然的12/8/202418普通直連導線的缺點分布參數(shù)電路如果沒有終端匹配會產(chǎn)生振鈴，集中參數(shù)電路如果Q值過高，也會產(chǎn)生振鈴直連導線有很大的分布電感，該電感與一個大的電容負載一起工作時，就會形成一個高Q值電路當電流環(huán)路面積較大時，電流的快速變化會產(chǎn)生瞬變磁場，減小電流環(huán)路面積可以降低EMI直連導線盡可能靠近地平面分布，效果要比捆扎在一起好得多12/8/202419傳輸線傳輸線由任意兩條有一定長度的導線組成，為區(qū)分這兩條導線，把一條稱為信號路徑，另一條稱為返回路徑傳輸線有許多異乎尋常的特性，這里這研究那些與高速數(shù)字信號在銅介質上分布規(guī)律有關的基本現(xiàn)象我們在這里主要討論的傳輸線形式有同軸線、雙絞線、微帶線、和帶狀線12/8/202420理想的無失真、無損耗傳輸線理想的傳輸線由兩部分導體組成，導體的電阻為零，無限延伸并均勻分布在橫截面中。圖中為四種常用的規(guī)格，包括平衡雙絞線和做非平衡線如同軸線、微帶線、帶狀線。在平衡傳輸線中，信號電流從一根電纜流出從另一根電纜流回。在非平衡傳輸線中，信號從單根電纜中流出從某個地線連接中流回。在非平衡傳輸線中地線往往比信號線粗，可能被多個信號線共用。加在理想傳輸線一端的電壓始終保持無失真、無衰減的傳輸。理想傳輸線具有下列三種特性：長度是無限的信號在傳輸中不會變形信號在傳輸中不被衰減12/8/202421理想傳輸線上任何一點的電壓都是輸入波形的復制，只是沿傳輸線向前有一定的延遲在真空中電磁波速為0.0118in/ps(0.2997mm/ps)，或者為84.7ps/in(3.3364ps/mm)的時間延遲傳輸線的傳播延遲與其單位長度的串聯(lián)電感和單位長度的并聯(lián)電容有關理想傳輸線有一個電阻性的輸入阻抗，是一個常數(shù)，也不是頻率的函數(shù)12/8/202422有損耗傳輸線實際傳輸線中串聯(lián)電阻并不為0，這個串聯(lián)電阻會引起傳播信號的衰減(損耗)和畸變對于實際傳輸線傳輸線，特性阻抗是與頻率密切相關的一個函數(shù)對于工作在低損耗范圍的傳輸線，R很小，可以忽略

特性阻抗12/8/202423傳輸線的損耗─趨膚效應導體工作在低頻時，其中的電流分布是均勻的，也就是說，電流在導體的中間和表層是相等的。工作在高頻時，導體中的電流大部分分布在表面，在中間幾乎沒有電流通過，如右圖所示電流滲透的平均深度，稱為趨膚深度，在高頻時，趨膚深度是很薄的，電流密度在導體內從外層到內層按指數(shù)規(guī)律下降，平均趨膚深度是頻率w、導體的導磁率μ、電阻系數(shù)ρ的函數(shù):趨膚深度12/8/202424傳輸線的損耗─介電損耗如果將一塊環(huán)氧印制板材料（無銅）放到一個微波烤箱里烤1分鐘，很快就會變熱，如果用耐熱玻璃也一樣會變熱，被絕緣體吸收的熱量是與該種材料的介電損耗系數(shù)（dielectriclossfactor）成正比當絕緣材料作為傳輸線的絕緣介質時，介電損耗會轉化為信號衰減介電損耗是頻率的函數(shù)，在1GHz以下的信號傳輸時，可以忽略介電損耗，實際上，在光模塊中，由于所有傳輸線都很短，速率低于2.5Gb/s時，采用FR4板材也可以忽略介電損耗在使用同軸電纜傳輸高速(2.5Gb/s以上)數(shù)字信號時，介電損耗變得更有意義，必須加以考慮12/8/202425傳輸線的物理基礎通常，我們使地線作為信號的返回路徑但是在傳輸線的情況下，返回電流是緊靠信號電流的，即使信號路徑是彎曲時也是一樣的，因為在高頻時，信號路徑和返回路徑的電感要最小化，這意味著只要導體情況允許，返回路徑會盡可能靠信信號路徑分布

在低速電路中，電流沿著最小電阻路徑前進

在高速電路中，電流沿著最小電感路徑前進我們在分析傳輸線的問題時必須拋開“地線”，而只考慮“返回路徑”這個概念12/8/202426傳輸線的阻抗如果向傳輸線輸入階躍信號，在某一時刻我們就能在信號路徑相鄰兩點間測量到電壓和電流，這就是信號信號就是信號路徑與返回路徑之間的電壓差。當信號在傳輸線上傳播時，兩導線之間就會產(chǎn)生電壓，而這個電壓又使兩導線間產(chǎn)生電場12/8/202427信號電流經(jīng)過傳輸線的分布電容流到返回路徑上，只有信號電壓變化的地方，即dv/dt不為0的地方，電流才從信號路徑流到返回路徑上12/8/202428信號沿傳輸線向前傳播，會有一個瞬時電壓與電流，信號受到的阻抗就像電阻性負載一樣，電壓與電流的比值—瞬態(tài)阻抗其中：Z—傳輸線的瞬態(tài)阻抗ΩCL—單位長度電容量pF/inv—材料中的光速εr—材料的介電常數(shù)瞬態(tài)阻抗是有時間概念的—在不同時刻可能會有不同值12/8/202429傳輸線的特性阻抗對于均勻傳輸線，信號在上面?zhèn)鞑r，在其任何一處受到的瞬時阻抗都是相同的特性阻抗就是反映傳輸線的恒定瞬態(tài)阻抗特性阻抗描述了信號沿傳輸線傳播時所受到的瞬態(tài)阻抗傳輸線的特性阻抗為：由上式可以知道，單位長度電容值與特性阻抗值成反比關系，所以，在PCB上線寬度增加、介質厚度減小則特性阻抗變小。對FR4板上的微帶線，當線寬是介質厚度兩倍時，其特性阻抗約為50Ω─經(jīng)驗公式12/8/202430用歐姆表來測量一段50歐同軸電纜的輸入阻抗會有什么結果呢？(聯(lián)想一下，用指針式歐姆表測電容，電表的反應)假如有一根非常長的RG58(50歐)電纜，它一直通向月球--長約240000mile，在RG58電纜中電磁波傳播速度約為每秒130000mile，電壓波從一端到末端約花近2秒，返回又需2秒，如果將歐姆表連到該電纜的始端，那么在電壓波返回的4秒內，傳輸線上的電流是一個恒量，等于信號在傳播時給每小段電纜的電容充電的電流，就是說電源感受到的瞬態(tài)阻抗并即為電纜的特性阻抗，歐姆表在最初4秒內的讀數(shù)就是電纜的特性阻抗—50Ω，而在4秒之后，歐姆表的讀數(shù)就會是無窮大—開路12/8/202431在往返時間內，驅動器把傳輸線的阻抗視為電阻負載，其大小等于該線的特性阻抗特性阻抗與頻率的關系介質材料的介電常數(shù)會隨頻率的增大而變化，但變化比較微小由于趨膚效應的影響，單位長度電感會隨頻率而變化，實際上，在低頻時電感較大，隨著頻率升高越來越多的電流分布在外表面，電感會下降，即隨著頻率升高特性阻抗將下降到某一恆定值在1盎司銅的FR4板上50Ω微帶線，特性阻抗從1MHz開始下降直到50MHz，從直流到高頻特性阻抗約下降7Ω，變化小于15％12/8/202432為什么我們使用50Ω（差分100Ω）特性阻抗？在有線電視系統(tǒng)中采用75Ω的同軸電纜，而在射頻/微波系統(tǒng)中大多采用50Ω電纜和傳輸線50Ω特性阻抗是同軸線幾何外形的衰減和可制造性的最佳平衡點，采用這個值的設備越多，它們的兼容性越好根據(jù)互連線特性阻抗的變化，各種系統(tǒng)問題的權衡，以確定最佳特性阻抗，在大多數(shù)系統(tǒng)中，50Ω是很好的折中方案因為不同的考慮，在設計PCB上互連線時，當然也可選擇其它阻抗值，例如，驅動器與LD的連線就不是50Ω12/8/202433傳輸線的一階模型把傳輸線看作一個電路元件，它有兩個重要的特征：恒定的瞬態(tài)阻抗和相應的時延。它的模型是分布式模型，因為傳輸線的各個特性是分布在整條線上的把信號路徑和返回路徑導線的每一小節(jié)描述成回路電感12/8/202434運用網(wǎng)絡理論，根據(jù)傳輸線的參數(shù)，可以得到傳輸線的特性阻抗：傳輸線的時延：其中：Z0為特性阻抗—單位ΩLL為傳輸線的單位長度回路電感--單位nH/inCL為單位長度電容--單位nF/inTD為傳輸線的時延--單位nsLtotal為傳輸線的總電感--單位nHCtotal為傳輸線的總電容─單位nF12/8/202435傳輸線與反射如果信號沿傳輸線傳播時所受到的瞬態(tài)阻抗發(fā)生變化，則一部分信號將被反射，另一部分發(fā)生失真并繼續(xù)向終端傳播下去信號在傳輸線上傳播時，其路徑上每一步都有相應的瞬態(tài)阻抗，如果，無論什么原因使瞬態(tài)阻抗發(fā)生改變(阻抗突變)，部信號將沿著相反方向反射，另一部分將繼續(xù)傳播，但幅度會有改變12/8/202436只要信號遇到阻抗突變，就會有反射信號，同時繼續(xù)傳播的信號也會有一定的畸變反射形成機理信號到達阻抗不同的(Z1、Z2)交界面，此時在導體中僅存在一個電壓和一個電流回路，在交界面兩側的電壓和電流必定是相等的，否則在此處要有一個無限大的電場和無限大的磁場在交界面處應該有V1=V2、I1=I2，而I1=V1/Z1，I2=V2/Z2，所以當Z1≠Z2時，這四個關系式不能同時成立。當信號穿越阻抗不連續(xù)的點時，會產(chǎn)生反射電壓與電流，從而使得分界面兩邊的電壓和電流相等（基爾霍夫定律）。這樣就有如下公式：12/8/202437入射信號穿越分界面時，產(chǎn)生了反射電壓和電流，從而使分界面兩側電壓和電流回路相匹配Inc-入射trans-傳輸ref-反射12/8/202438其中，由歐姆定律有：

將基爾霍夫電流定律的電流用V/Z替代后：

將Vtrans替換后：

由該公式我們可以得出：

反射系數(shù)：傳輸系數(shù)：

ρ在任何電路的節(jié)點上，流入的電流和流出的電流必定相等，所以入射電流Iinc、反射電流Irefl和傳播電流Itrans，滿足電流相同的條件：

Iinc-Irefl=Itrans由上述可知，只有產(chǎn)生了反射電壓和反射電流，交界兩側的電壓和電流才可以是連續(xù)的，整個系統(tǒng)才是平衡的12/8/202439反射信號量由瞬態(tài)阻抗的變化量決定，反射信號與入射信號的幅值之比定義為反射系數(shù)ρ：

Vreflected為反射電壓 Vincident為入射電壓

Z1為信號最初所在區(qū)域的瞬態(tài)阻抗

Z2為信號進入?yún)^(qū)域2時的瞬態(tài)阻抗Z1和Z2差異越大，反射信號量就越大，如Z1=50Ω、Z2=75Ω反射系數(shù)為(75-50)/(75+50)=20％。這意味著，無論波形是什么形狀，只要遇到分界面，波形的各部分都有20％被反射回去只要在信號傳播路徑中有阻抗突變，信號就會發(fā)生反射，這一特征就是高速數(shù)字電路中所有信號質量問題的根源12/8/202440為了減小由于這一基本特性造成的信號完整性問題，在所有的高速電路板中都必須考慮以下四個重要的設計要素：

1.使用可控阻抗傳輸線 2.傳輸線末端至少有一個終端匹配 3.使用能使多分支產(chǎn)生影響最小的布線拓撲結構 4.盡可能減小幾何結構的不連續(xù)性12/8/202441傳輸線的驅動

信號進入傳輸線時，驅動源有內阻，其內阻對進入傳輸線的初始電壓及隨后的多次反射都有重要的影響，當反射波到達源端時，源端的輸出阻抗就作為此時的瞬態(tài)阻抗，該輸出阻抗值決定了反射波再次反射回遠端的情況12/8/202442已知源電壓為1V，源內阻為10Ω，則實際進入時延為1ns的50Ω傳輸線的電壓為0.84V，這是傳輸線的初始入射電壓，假設傳輸線的遠端是開路，忽略傳輸線損耗，通過計算，可以作出以下的反彈圖和末端的波形圖12/8/202443由于遠端開路，所以遠端的電壓最終趨于源電壓1V遠端得到的最大電壓是1.68V，大于源電壓，它是由傳輸線的分布電容和分布電感諧振產(chǎn)生的傳輸線的非故意突變在PCB設計中可能遇到的阻抗突變：傳輸線的特性阻抗與末端阻抗不等傳輸線拐角處線寬變化傳輸線上的焊盤樁線或分支信號線層間過孔傳輸線下地線層有間隙

任何阻抗突變都會引起信號反射和信號畸變，設計一個絕對沒有反射的互連線是不可能的，但是我們應盡量使反射造成的噪聲在電壓擺幅的10％以內—經(jīng)驗法則12/8/202444何時需要端接如果傳輸線沒有正確的端接，信號將在兩端來回反彈，當導線很長時，多次反射會引起信號完整性問題--振鈴，如果導線足夠短，雖然依舊發(fā)生了多次反射，但它們卻被上升或下降沿掩蓋了，不會引起問題經(jīng)驗法則：當傳輸線時延TD小于信號上升時間的20％時，可以不用終端端接，振鈴噪聲可以忽咯

注：在FR4板信號傳播速度約為6in/ns或150mm/ns12/8/202445當傳輸線的延時分別為信號上升時間的20％、30％和40％時，在終端無端接的遠端觀測到的100MHz時鐘波形差分對傳輸線差分對傳輸線的一根攜帶信號，另一根攜帶它的互補信號，所需的信號就是兩條傳輸線上的電壓差，它攜帶著要傳輸?shù)男盘柌罘中盘杺鬏斉c單端信號傳輸相比有很多優(yōu)點：

1.輸出驅動總的di/dt會比單端信號線上的大幅降低，從而減少了軌道塌陷和潛在的電磁干擾(EMI)

2.接收器中的差分放大器增益更高

3.差分信號在一對緊耦合差分對中傳播時，抗干擾性能更好

4.使用低價的雙絞線即可實現(xiàn)較遠距離差分信號的傳輸差分對傳輸線的特性阻抗是單端傳輸線的兩倍12/8/202446差分對傳輸線需要哪些條件從理論上來說任意兩條傳輸線都能構成一個差分對，但只有滿足以下四點才能優(yōu)化它的傳輸性能：它的橫截面(線寬度)必須是恒定不變的，而且對差分信號有一個恒定阻抗，以保證反射和失真達到最小每根線上的時延時相同，即兩條傳輸線的長度相等，以確保差分信號邊沿陡峭，兩條線上的時延或錯位(skew)都會使部分差分信號變成共模信號兩條傳輸線要完全對稱，即線的寬度和兩線間的介質間距完全相同，任何不對稱就會使部分差分信號變成共模信號差分對的兩條傳輸線不一定有耦合，但沒有耦合將導致差分對抗噪聲能力下降，線間耦合程度越強，差分信號就越不容易受到外界干擾12/8/2024474.電源完整性2005年，IEEEEMC研討會的電源輸送小組為電源輸送網(wǎng)絡提出了一個電源完整性的完整定義:電源輸送網(wǎng)絡（PDN）必須為IC提供足夠干凈的電源PDN必須為信號提供低噪返回路徑PDN的輻射不能過大12/8/202448接地層為了實施接地層，雙面PCB（或多層PCB的一層）的一面由連續(xù)銅制造，而且用作地。其理論基礎是大量金屬具有可能最低的電阻。由于使用大型扁平導體，它也具有可能最低的電感。因而，它提供了最佳導電性能，包括最大程度地降低導電平面之間的雜散接地差異電壓接地層概念還可以延伸，包括電壓層。電壓層提供類似于接地層的優(yōu)勢—極低阻抗的導體—但只用于一個（或多個）系統(tǒng)電源電壓。因此，系統(tǒng)可能具有多個電壓層以及接地層保持低阻抗大面積接地層對目前所有模擬電路都很重要。接地層不僅用作去耦高頻電流（源于快速數(shù)字邏輯）的低阻抗返回路徑，還能將EMI/RFI輻射降至最低。由于接地層的屏蔽作用，電路受外部EMI/RFI的影響也會降低如上一節(jié)所述，接地層還是傳輸高速信號的返回路徑雖然接地層可以解決很多地阻抗問題，但它們并非靈丹妙藥。即使是一片連續(xù)的銅箔，也會有殘留電阻和電感；在特定情況下，這些就足以妨礙電路正常工作，所以必須在各供電節(jié)點接入退耦電容，進一步降低芯片的電源供電阻抗12/8/202449電源噪聲是如何產(chǎn)生的？電源系統(tǒng)的噪聲來源有三個方面：穩(wěn)壓電源芯片本身的輸出并不是恒定的，會有一定的波紋穩(wěn)壓電源無法實時響應負載對于電流需求的快速變化,多數(shù)常用的穩(wěn)壓源調整電壓的時間在毫秒到微秒量級。因此，對于負載電流變化頻率在直流到幾百KHz之間時，穩(wěn)壓源可以很好的做出調整，保持輸出電壓的穩(wěn)定。當負載瞬態(tài)電流變化頻率超出這一范圍時，穩(wěn)壓源的電壓輸出會出現(xiàn)跌落，從而產(chǎn)生電源噪聲3.負載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗上產(chǎn)生的壓降，PCB

板上任何電氣路徑不可避免的會存在阻抗，不論是完整的電源平面還是電源引線。另外，引腳及焊盤本身也會有寄生電感存在，瞬態(tài)電流流經(jīng)此路徑必然產(chǎn)生壓降，因此負載芯片電源引腳處的電壓會隨著瞬態(tài)電流的變化而波動，這就是阻抗產(chǎn)生的電源噪聲12/8/202450電容去耦的兩種解釋采用電容去耦是解決電源噪聲問題的主要方法。這種方法對提高瞬態(tài)電流的響應速度，降低電源分配系統(tǒng)的阻抗都非常有效對于電容去耦，很多資料中都有涉及，但是闡述的角度不同。有些是從局部電荷存儲（即儲能）的角度來說明，有些是從電源分配系統(tǒng)的阻抗的角度來說明，還有些資料的說明更為混亂，一會提儲能，一會提阻抗，因此很多人在看資料的時候感到有些迷惑。其實，這兩種提法，本質上是相同的，只不過看待問題的視角不同而已12/8/202451從儲能的角度來說明電容去耦原理通常會在負載芯片周圍放置很多電容，這些電容就起到電源去耦作用電容電流的公式：只要電容量C足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負載瞬態(tài)電流的要求。這樣就保證了負載芯片電壓的變化在容許的范圍內。這里，相當于電容預先存儲了一部分電能，在負載需要的時候釋放出來，即電容是儲能元件。儲能電容的存在使負載消耗的能量得到快速補充，因此保證了負載兩端電壓不至于有太大變化，此時電容擔負的是局部電源的角色12/8/202452從阻抗的角度來理解去耦原理從儲能的角度來理解電源去耦，非常直觀易懂，但是對電路設計幫助不大。從阻抗的角度理解電容去耦，能讓我們設計電路時有章可循。實際上，在決定電源分配系統(tǒng)的去耦電容量的時候，用的就是阻抗的概念從AB兩點向左看過去，穩(wěn)壓電源以及電容去耦系統(tǒng)一起，可以看成一個復合的電源系統(tǒng)。這個電源系統(tǒng)的特點是：不論AB兩點間負載瞬態(tài)電流如何變化，都能保證AB兩點間的電壓保持穩(wěn)定，即AB兩點間電壓變化很小。對于這個電路可寫出如下等式：ΔV=Z*ΔI

我們的最終設計目標是，不論AB兩點間負載瞬態(tài)電流如何變化，都要保持AB兩點間電壓變化范圍很小，根據(jù)公式，這個要求等效于電源系統(tǒng)的阻抗Z

要足夠低12/8/202453我們是通過去耦電容來達到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實際上也確實降低了電源系統(tǒng)的交流阻抗12/8/202454實際電容的特性正確使用電容進行電源去耦，必須了解實際電容的頻率特性。理想電容器在實際中是不存在的實際的電容器總會存在一些寄生參數(shù)，這些寄生參數(shù)在低頻時表現(xiàn)不明顯，但是高頻情況下，其重要性可能會超過容值本身實際電容器的SPICE模型，圖中，ESR代表等效串聯(lián)電阻，ESL代表等效串聯(lián)電感或寄生電感，C為理想電容自諧振頻率點是區(qū)分電容是容性還是感性的分界點，高于諧振頻率時,“電容不再是電容”,因此去耦作用將下降使用電容進行電源去耦時要特別關注這一點。寄生電感（等效串聯(lián)電感）是電容器在高于自諧振頻率點之后去耦功能被削弱的根本原因12/8/202455陶瓷電容不同封裝的各項參數(shù)既然電容可以看成RLC串聯(lián)電路，因此也會存在品質因數(shù)，即Q值(損耗因子D=1/Q=tgδ)，這也是在使用電容時的一個重要參數(shù)，它和工作頻率密切相關，因為ESR隨頻率升高而增大12/8/202456一個實際的0805封裝0.1uF陶瓷電容，其阻抗隨頻率變化的曲線電容的安裝諧振頻率當電容安裝到電路板上后，還會引入額外的寄生參數(shù)，從而引起諧振頻率的偏移,在計算系統(tǒng)參數(shù)時，實際使用的是安裝諧振頻率，而不是自諧振頻率，因為我們關注的是電容安裝到電路板上之后的表現(xiàn)。電容在電路板上的安裝通常包括一小段從焊盤拉出的引出線，兩個或更多的過孔。我們知道，不論引線還是過孔都存在寄生電感。寄生電感是我們主要關注的重要參數(shù)，因為它對電容的特性影響最大從電容到達需要去耦區(qū)域的路徑上包括焊盤、一小段引出線、過孔、2厘米長的電源