數(shù)字電子技術(shù)項(xiàng)目教程（第2版）課件全套 邵利群 項(xiàng)目1-8 一位二進(jìn)制全加器電路的設(shè)計(jì)與制作 數(shù)制與代碼 - 課程設(shè)計(jì) 概述

項(xiàng)目一

一位二進(jìn)制全加器電路的設(shè)計(jì)與制作——數(shù)制與代碼2024/12/122024/12/121.11數(shù)制

數(shù)制是一種計(jì)數(shù)方法，是進(jìn)位計(jì)數(shù)制的簡(jiǎn)稱。數(shù)制中所用的數(shù)字符號(hào)叫做數(shù)碼，數(shù)制中所用數(shù)碼的個(gè)數(shù)稱為基數(shù)。

1．各種數(shù)制

（1）十進(jìn)制（Decimal）

十進(jìn)制數(shù)有效數(shù)碼為“0～9”，基數(shù)為“10”，其進(jìn)位規(guī)則是“逢十進(jìn)一，借一當(dāng)十”。

103，102，101，100分別為千位、百位、十位、個(gè)位的“位權(quán)”簡(jiǎn)稱“權(quán)”，它們都是基數(shù)的冪

，表示數(shù)碼在不同位置時(shí)代表的數(shù)值大小。

2024/12/12

（2）二進(jìn)制數(shù)(Binary)

數(shù)字電路中大量使用的是二進(jìn)制數(shù)。二進(jìn)制數(shù)有效數(shù)碼為0、1，基數(shù)為“2”，其進(jìn)位規(guī)則是“逢二進(jìn)一，借一當(dāng)二”。二進(jìn)制數(shù)的位權(quán)為

。

十進(jìn)制數(shù)按權(quán)展開表達(dá)式為：如二進(jìn)制數(shù)1101，按權(quán)展開為：2024/12/12（3）八進(jìn)制數(shù)和十六進(jìn)制數(shù)

二進(jìn)制數(shù)雖然有很多優(yōu)點(diǎn)，但數(shù)碼位數(shù)很多，讀寫非常麻煩，在計(jì)算機(jī)上常用八進(jìn)制數(shù)和十六進(jìn)制數(shù)來(lái)表示。

八進(jìn)制數(shù)有效數(shù)碼為“0～7”，基數(shù)為“8”，其進(jìn)位規(guī)則是“逢八進(jìn)一，借一當(dāng)八”。八進(jìn)制數(shù)的位權(quán)為

。

如八進(jìn)制數(shù)1234，按權(quán)展開：

可知，八進(jìn)制數(shù)“1234”代表十進(jìn)制數(shù)“668”。

2024/12/12十六進(jìn)制數(shù)有效數(shù)碼為“0～9、A、B、C、D、E、F”，基數(shù)為“16”，其進(jìn)位規(guī)則是“逢十六進(jìn)一，借一當(dāng)十六”。十六進(jìn)制數(shù)的位權(quán)為16i。如十六進(jìn)制數(shù)?B56D，按權(quán)展開?為：2．不同數(shù)制之間的相互轉(zhuǎn)換

在向數(shù)字系統(tǒng)或計(jì)算機(jī)系統(tǒng)輸入數(shù)據(jù)時(shí)，需要將十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)或十六進(jìn)制數(shù)；而經(jīng)數(shù)字系統(tǒng)或計(jì)算機(jī)系統(tǒng)處理后的結(jié)果，為了便于人們讀取和識(shí)別，又要將它轉(zhuǎn)換為十進(jìn)制數(shù)。

（1）各種進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)

如前所述，二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，只要按各位權(quán)展開，再相加即可。2024/12/12例?1-1將二進(jìn)制數(shù)（101101）2?轉(zhuǎn)換成十進(jìn)制?數(shù)。解：（101101）2=1×25+0×24+1×23+1×22+0×21+1×20=32+0+8+4+0+1=（45）102024/12/12（2）十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)

將十進(jìn)制數(shù)分為整數(shù)和小數(shù)兩部分。整數(shù)部分采用“除2取余倒讀法”（直到商為0）；小數(shù)部分采用“乘2取整順讀法”（直到小數(shù)為0或按要求保留位數(shù)）。2024/12/12例?1-2（25.625）10=（？）2解：①整數(shù)部分

②小數(shù)部分2024/12/12（3）二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換

①二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)

因?yàn)槿欢M(jìn)制數(shù)正好表示0～7八個(gè)數(shù)字，因此轉(zhuǎn)換時(shí)將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，分別向兩側(cè)每三位一組分組，整數(shù)最高位不足一組，在左邊加0補(bǔ)足一組，小數(shù)最低位不足一組，在右邊加0補(bǔ)足一組，每組都轉(zhuǎn)換成對(duì)應(yīng)的八進(jìn)制數(shù)，原順序不變。

2024/12/12例?1-3將二進(jìn)制數(shù)（10010101.1101）2?轉(zhuǎn)換成八進(jìn)制?數(shù)。2024/12/12②八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)

八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，只要將每位八進(jìn)制數(shù)寫成對(duì)應(yīng)的三位二進(jìn)制數(shù)，按原來(lái)順序排列即可。

例?1-4（327.14）8=（？）2

2024/12/12（4）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換

①二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)

因?yàn)樗奈欢M(jìn)制數(shù)正好表示0～F十六個(gè)數(shù)字，因此轉(zhuǎn)換時(shí)將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，分別向兩側(cè)每四位一組分組，整數(shù)最高位和小數(shù)最低位不足一組，加0補(bǔ)足，每組都轉(zhuǎn)換成對(duì)應(yīng)的十六進(jìn)制數(shù)，原順序不變。2024/12/12例?1-5將二進(jìn)制數(shù)（1010010101.10101）2?轉(zhuǎn)換成十六進(jìn)制?數(shù)。解：（1010010101.10101）2=（0010/1001/0101.1010/1000）2=（295.A8）162024/12/12②

十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)

十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，只要將每位十六進(jìn)制數(shù)寫成對(duì)應(yīng)的四位二進(jìn)制數(shù)，按原來(lái)順序排列即可。例?1-6（4E5C.B）16=（？）2解：（4E5C.B）16=（100111001011100.1011）22024/12/12

1.1.2代碼

在數(shù)字系統(tǒng)中，經(jīng)常將若干二進(jìn)制數(shù)碼0和1按一定的規(guī)律排列起來(lái)，表示某種特定含義的代碼，這種代碼稱為二進(jìn)制代碼。2024/12/121.BCD碼（二-十進(jìn)制碼）

BCD碼是用四位二進(jìn)制數(shù)來(lái)表示一位十進(jìn)制數(shù)的編碼方法。四位二進(jìn)制碼有十六種不同組合，從中任取十種組合代表0～9十個(gè)數(shù)，因此四位二進(jìn)制碼可編制出很多種BCD碼。2024/12/122024/12/12

（1）有權(quán)BCD碼

即代碼中的每位二進(jìn)制數(shù)碼都有確定的權(quán)值。如表中的8421碼、2421碼、5121碼等。對(duì)于有權(quán)BCD碼，可以按權(quán)展開求得所代表的十進(jìn)制數(shù)。

2024/12/12例?1-7分別將[1101]8421BCD、[1101]2421BCD、[1101]5421BCD?轉(zhuǎn)換成十進(jìn)制?數(shù)。解：[1101]8421BCD=1×8+1×4+0×2+1×1=（13）10[1101]2421BCD=1×2+1×4+0×2+1×1=（7）10[1101]5421BCD=1×5+1×4+0×2+1×1=（10）10（2）余3碼余3碼是無(wú)權(quán)碼，由8421BCD碼加3后得到。

例?1-8將十進(jìn)制數(shù)（58.2）10?轉(zhuǎn)換成?8421BCD?碼；將（01101001）8421BCD?轉(zhuǎn)換成十進(jìn)制?數(shù)。解：（58.2）10=（01011000.0010）8421BCD（01101001）8421BCD=（69）10

2.格雷碼

格雷碼是一種無(wú)權(quán)碼，它的特點(diǎn)是相鄰兩個(gè)代碼之間僅有一位不同，其余各位均相同，因此格雷碼是一種循環(huán)碼。格雷碼的這種特性使它在形成和傳輸?shù)倪^(guò)程中，產(chǎn)生的錯(cuò)誤很容易被檢測(cè)出來(lái)，從而減少了誤差。項(xiàng)目一

一位二進(jìn)制全加器電路的設(shè)計(jì)與制作——邏輯代數(shù)基本知識(shí)2024/12/122024/12/121.2.1邏輯變量和邏輯函數(shù)

在數(shù)字電路中，信號(hào)的取值都具有二值性。信號(hào)狀態(tài)是兩種對(duì)立的邏輯狀態(tài)，這種二值變量稱為邏輯變量。用來(lái)表示條件的邏輯變量為輸入變量（如?A、B、C、…）；用來(lái)表示結(jié)果的為輸出變量（如?Y、F、L、…）。字母上無(wú)反號(hào)的叫原變量2024/12/12（如?A），有反號(hào)的叫反變量（如

）。在邏輯代數(shù)中用邏輯變量用“0”、“1”表示。

邏輯反映的是事物的因果規(guī)律。表示這種因果關(guān)系的數(shù)學(xué)形式稱為邏輯函數(shù)。1.2.2邏輯運(yùn)算1.基本邏輯運(yùn)算

二值邏輯的基本邏輯關(guān)系有三種：與邏輯、或邏輯、非邏輯。相應(yīng)的有三種基本的邏輯運(yùn)算：與運(yùn)算、或運(yùn)算、非運(yùn)算。（1）與邏輯

當(dāng)決定某一事物結(jié)果的

所有條件都具備時(shí)，結(jié)

果才發(fā)生，這種邏輯關(guān)

系稱為與邏輯關(guān)系（也

稱與運(yùn)算）。2024/12/12邏輯電路2024/12/12ABY000010100111邏輯關(guān)系表真值表2024/12/12ABY

邏輯符號(hào)與邏輯的運(yùn)算規(guī)律為：“有0出0，全1出1”。與邏輯的邏輯表達(dá)式為：·簡(jiǎn)寫成：因此，與邏輯也稱“邏輯乘”。2024/12/12（2）或邏輯

邏輯電路真值表

決定某一事物結(jié)果的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上條件具備，結(jié)果就發(fā)生，這種邏輯關(guān)系稱為或邏輯關(guān)系（也稱或運(yùn)算）?；蜻壿嫷倪\(yùn)算規(guī)律為：“有1出1，全0出0”。或邏輯的邏輯表達(dá)式為：因此，或邏輯也稱“邏輯加”。

邏輯符號(hào)（3）非邏輯

某事件發(fā)生與否，僅取決于一個(gè)條件，而且是對(duì)該條件的否定。即條件具備時(shí)事情不發(fā)生；條件不具備時(shí)事情才發(fā)生，這種邏輯關(guān)系稱為非邏輯關(guān)系（也稱非運(yùn)算）。

因此，非邏輯也稱“反運(yùn)算”。2024/12/12邏輯電路非邏輯的邏輯表達(dá)式為：非邏輯的運(yùn)算規(guī)律為：“有1出0，有0出1”。2024/12/12

真值表邏輯符號(hào)AY01102.復(fù)合邏輯運(yùn)算（1）與非邏輯函數(shù)表達(dá)式：

真值表邏輯符號(hào)與非邏輯的運(yùn)算規(guī)律為：“有0出1，全1出0”。ABY0010111011102024/12/12（2）或非邏輯或非邏輯函數(shù)表達(dá)式：

真值表邏輯符號(hào)或非邏輯的運(yùn)算規(guī)律為：“有1出0，全0出1”。ABY0010101001102024/12/12（3）與或非邏輯與或非邏輯函數(shù)表達(dá)式：運(yùn)算規(guī)律為：“與項(xiàng)為1結(jié)果為0，其余結(jié)果全為1”邏輯符號(hào)（4）異或邏輯

異或邏輯函數(shù)表達(dá)式：2024/12/12

真值表邏輯符號(hào)異或邏輯的運(yùn)算規(guī)律為：“相異出1，相同出0”。ABY000011101110（5）同或邏輯

同或邏輯函數(shù)表達(dá)式：2024/12/12真值表邏輯符號(hào)同或邏輯的運(yùn)算規(guī)律為：“相同出1，相異出0”。ABY0010101001111.2.3邏輯函數(shù)的表示方法及相互轉(zhuǎn)化

同一個(gè)邏輯函數(shù)有多種表示方法，且相互之間可以轉(zhuǎn)化。邏輯函數(shù)的表示方法

表示具體邏輯關(guān)系的方法有：邏輯函數(shù)表達(dá)式、真值表、卡諾圖、邏輯圖等。2024/12/12（1）邏輯函數(shù)表達(dá)式

用基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算表示邏輯變量之間關(guān)系的代數(shù)式，叫邏輯函數(shù)表達(dá)式。一般表達(dá)式可以寫為：

2024/12/12（2）真值表

真值表是描述各個(gè)邏輯變量所有取值組合和對(duì)應(yīng)邏輯函數(shù)值之間關(guān)系的表格，它直觀地分析了各事物之間的邏輯關(guān)系。每一個(gè)輸入變量有0,1兩種取值，n個(gè)變量就有個(gè)不同的取值組合。

（3）邏輯電路圖

2024/12/12將邏輯函數(shù)表達(dá)式的運(yùn)算關(guān)系用對(duì)應(yīng)的邏輯符號(hào)表示出來(lái)，就是邏輯電路圖，簡(jiǎn)稱邏輯圖。

另外，邏輯函數(shù)的表示方法還有卡諾圖和波形圖等。2024/12/12例1-9：列出下圖與或非邏輯的真值表。

2024/12/12例：畫出的邏輯圖。2.邏輯函數(shù)表示方法間的相互轉(zhuǎn)化

（1）由真值表轉(zhuǎn)換為邏輯函數(shù)表達(dá)式

方法是：將真值表中輸出為1的輸入變量相與，取值為1用原變量表示，0用反變量表示，將這些與項(xiàng)相加，就得到邏輯表達(dá)式。

2024/12/122024/12/12例?1-10已知三人表決函數(shù)真值表如下，請(qǐng)寫出邏輯函數(shù)表達(dá)式。（2)由邏輯表達(dá)式轉(zhuǎn)換為真值表

由邏輯表達(dá)式轉(zhuǎn)換為真值表，只須列出輸入變量的全部取值組合，代入邏輯表達(dá)式中，分別計(jì)算出每種取值組合的函數(shù)值，然后填入真值表中即可。

例:列出F=AB+BC的真值表

2024/12/12(3)將邏輯函數(shù)表達(dá)式轉(zhuǎn)換為邏輯圖

將邏輯函數(shù)表達(dá)式中的邏輯運(yùn)算用相應(yīng)的邏輯符號(hào)表示出來(lái)，就得到其邏輯圖。例:畫出F=AB+BC+CD的邏輯圖(4)將邏輯圖轉(zhuǎn)換為邏輯函數(shù)表達(dá)式

只需由輸入端開始，逐級(jí)寫出邏輯圖的邏輯表達(dá)式，在輸出端得出最終的邏輯表達(dá)式。2024/12/12例1-11：寫出下圖所示邏輯圖的函數(shù)表達(dá)式。2024/12/122024/12/12練習(xí):1.列出函數(shù)的真值表。2.畫出邏輯函數(shù)的邏輯圖。

3.寫出下圖邏輯圖的函數(shù)表達(dá)式。2024/12/121.2.4邏輯代數(shù)的基本定律和基本規(guī)則1.?邏輯代數(shù)的基本定律2024/12/122024/12/12例?1-12證明反演?律

。2024/12/12利用真值表證明，如果等式兩邊的真值表相同，則等式成?立。2024/12/122.邏輯代數(shù)的基本運(yùn)算規(guī)則（1）代入規(guī)則在任何一個(gè)邏輯等式中，如果將等式兩邊的某一變量都用一個(gè)函數(shù)代替，則等式依然成立。這個(gè)規(guī)則稱為代入規(guī)則。例1-13：將函數(shù)Y=BC代替等式中的，證明等式仍然成立。

摩根定律對(duì)任意多個(gè)變量都成立。

由代入規(guī)則可推出（2）反演規(guī)則求一個(gè)邏輯函數(shù)Ｙ的反函數(shù)時(shí)，只要將函數(shù)中所有“·”換成“＋”，“＋”換成“·”；“０”換成“１”，“１”換成“０”；原變量換成反變量，反變量換成原變量，則所得邏輯函數(shù)式,就是邏輯函數(shù)Ｙ的反函數(shù)。這就是反演規(guī)則。例1-14：求函數(shù)的反函數(shù)。注意：運(yùn)用反演規(guī)則必須注意運(yùn)算的先后順序，按照括號(hào)優(yōu)先，然后“先與后或”的順序變換，而且應(yīng)保持兩個(gè)及兩個(gè)以上變量的非號(hào)不?變。（3）對(duì)偶規(guī)則如果將邏輯函數(shù)Ｙ中的“·”換成“＋”，“＋”換成“·”；“０”換成“１”，“１”換成“０”，所得到新的邏輯函數(shù)Y′，就是Ｙ的對(duì)偶函數(shù)。例1-15：求的對(duì)偶式。項(xiàng)目一

一位二進(jìn)制全加器電路的設(shè)計(jì)與制作——邏輯函數(shù)的化簡(jiǎn)2024/12/121.3邏輯函數(shù)的化簡(jiǎn)1.邏輯函數(shù)的公式法化簡(jiǎn)（1）并項(xiàng)法利用，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。

例?1-16化簡(jiǎn)函數(shù)

（2）吸收法利用A+AB=A，消去多余的乘積項(xiàng)。

例?1-17化簡(jiǎn)函數(shù)3.消去法利用，消去多余的因子。

例?1-18化簡(jiǎn)函數(shù)4.配項(xiàng)法利用，A+A=A,增加必要的乘積項(xiàng)，然后再用公式進(jìn)行化簡(jiǎn)。2024/12/12

5.綜合法例

1-20化簡(jiǎn)函數(shù)例?1-19化簡(jiǎn)函數(shù)2024/12/122.邏輯函數(shù)的卡諾圖法化簡(jiǎn)（1）邏輯函數(shù)的最小項(xiàng)①最小項(xiàng)的定義和編號(hào)在n個(gè)變量的邏輯函數(shù)中，如果一個(gè)乘積項(xiàng)包含了所有的變量，并且每個(gè)變量在該乘積項(xiàng)中以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，則該乘積項(xiàng)就稱為邏輯函數(shù)的最小項(xiàng)。n個(gè)變量的最小項(xiàng)共有個(gè)。

2024/12/12如：三變量的邏輯最小項(xiàng)有八個(gè),四變量的邏輯最小項(xiàng)有十六個(gè)。通常用

mi?來(lái)表示最小項(xiàng)，其下標(biāo)

i

為最小項(xiàng)的編號(hào)，用十進(jìn)制數(shù)表示。編號(hào)方法：在每一個(gè)最小項(xiàng)中，原變量取值為?1，反變量取值為?0，這樣每一個(gè)最小項(xiàng)對(duì)應(yīng)一組二進(jìn)制數(shù)，該二進(jìn)制數(shù)所對(duì)應(yīng)的十進(jìn)制數(shù)就是這個(gè)最小項(xiàng)的編號(hào)。三變量最小項(xiàng)如下：②最小項(xiàng)的性質(zhì)A、對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為1，而取其他值時(shí)這個(gè)最小項(xiàng)的值都是0。B、若兩個(gè)最小項(xiàng)中只有一個(gè)變量不同，其余變量均相同，則稱這兩個(gè)最小項(xiàng)滿足邏輯相鄰，為相鄰最小項(xiàng)。對(duì)于n個(gè)輸入變量的函數(shù),每個(gè)最小項(xiàng)有n個(gè)相鄰最小項(xiàng)。

C、對(duì)于任意一種取值,全體最小項(xiàng)之和為1。③最小項(xiàng)表達(dá)式任何一個(gè)邏輯函數(shù)表達(dá)式都可以轉(zhuǎn)換為一組最小項(xiàng)之和的形式，稱為最小項(xiàng)表達(dá)式（標(biāo)準(zhǔn)與或式）。并且對(duì)于某一邏輯函數(shù)來(lái)說(shuō)，最小項(xiàng)表達(dá)式是唯一的。2024/12/12例1-21：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式。（4）最小項(xiàng)卡諾圖n變量最小項(xiàng)卡諾圖，是用個(gè)小方格表示個(gè)最小項(xiàng)，并且邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰。同時(shí)卡諾圖中最上行和最下行、最左行和最右行，四角最小項(xiàng)依次具有邏輯相鄰性，稱為循環(huán)相鄰性。（2）卡諾圖化簡(jiǎn)邏輯函數(shù)①填卡諾圖若邏輯函數(shù)是最小項(xiàng)之和表達(dá)式，首先根據(jù)邏輯函數(shù)中變量個(gè)數(shù)，畫出卡諾圖，接著把所出現(xiàn)的最小項(xiàng)對(duì)應(yīng)的小方格填1，其余的小方格不填（或填0）。②畫卡諾圈

利用卡諾圖中最小項(xiàng)相鄰原則，對(duì)最小項(xiàng)進(jìn)行合并，消去互補(bǔ)變量，以達(dá)到化簡(jiǎn)目的?？ㄖZ圖中兩個(gè)邏輯相鄰最小項(xiàng)合并可以消去一個(gè)變量。因此：A、兩個(gè)相鄰的最小項(xiàng)合并，可以消去1個(gè)變量；B、四個(gè)相鄰的最小項(xiàng)合并，可以消去2個(gè)變量；C、八個(gè)相鄰的最小項(xiàng)合并，可以消去3個(gè)變量；兩個(gè)最小項(xiàng)合并四個(gè)最小項(xiàng)合并八個(gè)最小項(xiàng)合并注意：畫卡諾圈的原則：

A、卡諾圈要盡量大，但每個(gè)圈內(nèi)只能含有個(gè)“1”，即2、4、8……。注意對(duì)邊相鄰性和四角相鄰性；

B、卡諾圈的個(gè)數(shù)盡量少；

C、卡諾圖中所有取值為1的方格均要被圈過(guò)，沒(méi)有相鄰項(xiàng)的最小項(xiàng)單獨(dú)圈；

D、卡諾圖中的“1”可以重復(fù)使用。但每個(gè)圈中至少有一個(gè)從來(lái)沒(méi)被圈過(guò)的“1”。③寫出最簡(jiǎn)邏輯表達(dá)式完成了前兩個(gè)步驟（填卡諾圖、畫卡諾圈）以后，將每個(gè)包圍圈所得的乘積項(xiàng)相加，即為簡(jiǎn)化后的邏輯函數(shù)表達(dá)式。例1-24：用卡諾圖化簡(jiǎn)邏輯函數(shù)：

（1）

（2）例1-25：

用卡諾圖化簡(jiǎn)邏輯函數(shù)：

（1）F（A,B,C）=∑m(0，1,2,3,4,5)

（2）2024/12/12（3）具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn)在實(shí)際邏輯問(wèn)題中，有些變量的取值是不允許或不可能出現(xiàn)的，這些取值對(duì)應(yīng)的最小項(xiàng)稱為約束項(xiàng)。如用8421BCD碼表示十進(jìn)制數(shù)，只有0000、0001、0010、……、1001等10種組合有效，而1010、1011、……、1111六種組合是不會(huì)出現(xiàn)的，這后6個(gè)最小項(xiàng)就是約束項(xiàng)。在另一些邏輯函數(shù)中，變量的某些取值組合既可以是1，也可以是0，這樣的最小項(xiàng)稱為任意項(xiàng)。

約束項(xiàng)和任意項(xiàng)統(tǒng)稱無(wú)關(guān)項(xiàng)。無(wú)關(guān)項(xiàng)的輸出是任意的，在邏輯函數(shù)化簡(jiǎn)時(shí)，無(wú)關(guān)項(xiàng)取值可以為1，也可以為0。帶有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的最小項(xiàng)表達(dá)式為：

（）（），其中（）是無(wú)關(guān)項(xiàng)。在真值表和卡諾圖中，無(wú)關(guān)項(xiàng)的函數(shù)值用“×”表示，如果它對(duì)函數(shù)化簡(jiǎn)有利，則認(rèn)為它是“1”，否則認(rèn)為它是“0”。例1-26已知邏輯函數(shù)L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15），試用卡諾圖法化簡(jiǎn)該函數(shù)。2024/12/12練習(xí)：1、化簡(jiǎn)函數(shù)（1）（2）2、化簡(jiǎn)，用與非門實(shí)現(xiàn)。3、化簡(jiǎn)項(xiàng)目一

一位二進(jìn)制全加器電路的設(shè)計(jì)與制作——集成邏輯門電路2024/12/122024/12/12一.TTL集成門電路TTL集成門電路，即晶體管-晶體管邏輯電路，集成電路內(nèi)部各級(jí)均由雙極型晶體管構(gòu)成，它的特點(diǎn)是速度快，抗靜電能力強(qiáng)，集成度低，功耗大，廣泛應(yīng)用于中、小規(guī)模集成電路。2024/12/121.TTL?集成門電路系列介紹

國(guó)產(chǎn)?TTL?集成門電路的命名一般用

CT?作前綴，C?表示中國(guó)制造，T?表示?TTL。在國(guó)際上，TTL?集成門電路一般以美國(guó)得克薩斯儀器公司（TEXAS）的產(chǎn)品作為公認(rèn)的參照系?列。74?系列是民用產(chǎn)品，工作溫度范圍為?0～75℃，電源電壓為（5±0.25）V。54?系列是軍用產(chǎn)品，工作溫度范圍寬達(dá)?50～120℃，電源電壓為（5±0.5）V。國(guó)產(chǎn)?TTL?集成門電路按功耗和速度可分為七大系列。2024/12/12子系列名稱國(guó)標(biāo)型號(hào)功耗TTL標(biāo)準(zhǔn)?TTLCT54/741010HTTL高速?TTLCT54H/74H622LTTL低功耗?TTLCT54L/74L331STTL超高速肖特基?TTLCT54S/74S319LSTTL超高速低功耗肖特基?TTLCT54LS/74LS92ALSTTL先進(jìn)低功耗肖特基?TTLCT54ALS/74ALS41ASTTL先進(jìn)肖特基?TTLCT54AS/74AS1.5202.常用?TTL?集成門

常用?TTL?集成門有與非門、與門、非門、或非門、異或門、OC?與非門、三態(tài)輸出門?等。（1）TTL?與非門2024/12/12常用集成?TTL?與非門型號(hào)型號(hào)

邏輯功能74LS0074LS1074LS2074LS30四-2?輸入與非門三-3?輸入與非門二-4?輸入與非門8?輸入與非門集成?TTL?與非門根據(jù)其內(nèi)部包含門電路的個(gè)數(shù)、各門輸入端個(gè)數(shù)、電路工作速度、功耗等，分為多種型號(hào)。2024/12/12集成與非門引腳排列圖（2）TTL?與門引腳排列圖2024/12/12（3）TTL?非門引腳排列圖（4）TTL?或非門引腳排列圖2024/12/12（5）TTL?異或門引腳排列圖（6）TTLOC?與非門

OC

門即集電極開路門，由于這種門電路的輸出級(jí)內(nèi)部晶體管集電極是開路的，因此稱為集電極開路門電路。引腳排列圖三輸入集電極開路與非門的邏輯符號(hào)2024/12/12OC?門的主要用途有：實(shí)現(xiàn)“線與”；驅(qū)動(dòng)顯示；電平轉(zhuǎn)?換。OC?門實(shí)現(xiàn)線與邏輯2024/12/12（7）三態(tài)輸出門（TSL?門）

三態(tài)門（簡(jiǎn)稱

TSL?門）的輸出除有高、低電平外，還有一種高阻狀態(tài)，不工作時(shí)實(shí)現(xiàn)門電路與傳輸線的斷開。

當(dāng)控制端EN有效時(shí)，門電路正常工作；當(dāng)控制端EN無(wú)效時(shí)，三態(tài)門輸出端斷開，處于高阻狀?態(tài)。三態(tài)門的邏輯符號(hào)2024/12/123.?TTL?集成門電路參數(shù)（1）輸出高電平UOH。TTL門電路輸出高電平UOH典型值為3.6V，一般產(chǎn)品規(guī)定UOH≥2.4V就算合格。（2）輸出低電平UOL。TTL門電路輸出低電平UOL典型值為0.3V，一般認(rèn)為UOL＜0.4V即可。（3）閾值電壓（門檻電壓）UTH。電壓傳輸特性2024/12/12轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓值，它是引起門電路輸出狀態(tài)發(fā)生轉(zhuǎn)換的分界線。（4）扇出系數(shù)NO。扇出系數(shù)指門電路輸出端驅(qū)動(dòng)同類門電路的個(gè)數(shù)。扇出系數(shù)NO越大，說(shuō)明門電路帶負(fù)載能力越強(qiáng)。一般TTL電路NO≥8。（5）平均傳輸延遲時(shí)間：平均傳輸延遲時(shí)間指輸出信號(hào)滯后于輸入信號(hào)的時(shí)間，是表示門電路開關(guān)速度的參數(shù)，此值越小開關(guān)速度越快。2024/12/12（6）輸出低電平時(shí)電源電流

和輸出高電平時(shí)電源電流

：是指輸出為低電平時(shí)，該電路從直流電源吸取的直流電?流。是指輸出為高電平時(shí)，該電路從直流電源吸取的直流電流。

通常

。2024/12/124．TTL集成門電路使用注意事項(xiàng)（1）TTL集成門電路對(duì)電源電壓要求嚴(yán)格，除低電壓、低功耗系列外，電源電壓一般只允許在（5±0.25）V范圍，過(guò)高可能燒毀芯片，過(guò)低可能導(dǎo)致輸出邏輯不正常。（2）TTL輸出端不允許并聯(lián)使用（OC門、三態(tài)門除外），也不允許直接與電源或地相連。2024/12/12（3）多余輸入端的處理?；蜷T、或非門等TTL電路的多余輸入端不能懸空，只能接地。與門、與非門等TTL電路的多余輸入端可以做如下處理：①懸空。相當(dāng)于高電平。②與其他輸入端并聯(lián)使用。增加電路可靠性。③直接或通過(guò)電阻（100Ω～10kΩ）與電源相接以獲得高電平輸入。（4）插拔和焊接集成電路要在電路斷電情況下進(jìn)行，嚴(yán)禁帶電操作。2024/12/122024/12/12二．CMOS集成門電路1．CMOS集成門電路介紹CMOS集成門電路是由N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)晶體管和P溝道增強(qiáng)型MOS場(chǎng)效應(yīng)晶體管構(gòu)成的一種互補(bǔ)對(duì)稱場(chǎng)效應(yīng)管集成門電路。

國(guó)產(chǎn)的CMOS集成門電路產(chǎn)品系列見下表所示，主要有普通的CC4000系列和高速54HC/74HC系列。CC4000系列電源范圍寬，為3～18V；54HC/74HC的開關(guān)速度較快而主要應(yīng)用在高速數(shù)字系統(tǒng)中。2024/12/12子系列名稱型號(hào)電源/VCMOS標(biāo)準(zhǔn)CMOS系列4000系列/4500系列/14500系列3～18HCOMS高速CMOS系列40H系列2～6HC新高速型CMOS系列74HC/74HC4000/74HC4500系列4.5～6AC先進(jìn)CMOS系列74AC系列1.5～5.5ACTTTL兼容AC系列（輸入電平與TTL兼容）74ACT系列4.5～5.5F快速TTL系列74F4.5～5.5CMOS邏輯門系列表2024/12/122.?常用?CMOS?集成門（1）CMOS?與非門引腳排列圖（2）CMOS?反相器

引腳排列圖2024/12/12（3）CMOS?傳輸門引腳排列圖CC4016?的邏輯符號(hào)控制端開關(guān)通道1導(dǎo)通0截止模擬開關(guān)真值表2024/12/123.?CMOS?門電路的主要特點(diǎn)（1）靜態(tài)功耗低。CMOS?集成門電路工作時(shí)，幾乎不吸取靜態(tài)電流，所以功耗極?低。（2）電源電壓范圍寬。CMOS?集成門電路的工作電壓從?3～18V?均可正常工作，與嚴(yán)格限制電源的?TTL?與非門相比要方便得多，便于和其他電路接?口。（3）抗干擾能力強(qiáng)。輸出高、低電平的差值大，因此抗干擾能力，工作穩(wěn)定性?好。（4）制造工藝簡(jiǎn)?單。（5）集成度高，易于實(shí)現(xiàn)大規(guī)模集?成。（6）它的缺點(diǎn)是速度比?74LS?系列?低。2024/12/122024/12/124．CMOS集成門電路的使用注意事項(xiàng)（1）防靜電。CMOS電路本身較易因靜電擊穿而損壞，因此運(yùn)輸和保存過(guò)程應(yīng)采用防靜電包裝，不能直接將CMOS電路裝在口袋中，因?yàn)榛w材料容易產(chǎn)生高壓靜電。（2）CMOS電路輸出端不允許并聯(lián)使用，OC門的輸出端可以并聯(lián)實(shí)現(xiàn)線與，可驅(qū)動(dòng)一定功率的負(fù)載。（3）CMOS電路不用的輸入端不允許懸空。與門和與非門的多余輸入端可接正電源或高電平，或門和或非門的多余輸入端可接地或低電平。2024/12/122024/12/12（4）輸入信號(hào)不允許超出電壓范圍，若不確定輸入信號(hào)大小，必須在輸入端串聯(lián)限流電阻，以起到保護(hù)作用。（5）插拔和焊接集成電路要在電路斷電情況下進(jìn)行，嚴(yán)禁帶電操作。（6）接地。所有測(cè)試儀器的外殼必須良好接地。若信號(hào)源需要換擋，請(qǐng)先將輸出幅度減到最?小。項(xiàng)目一

一位二進(jìn)制全加器電路的設(shè)計(jì)與制作——組合邏輯電路的分析和設(shè)計(jì)2024/12/122024/12/12邏輯電路按照邏輯功能的不同分為兩大類：一類是組合邏輯電路，另一類是時(shí)序邏輯電路。

一、組合邏輯電路概述組合邏輯電路的特點(diǎn)是沒(méi)有記憶元件、沒(méi)有反饋連接電路，電路任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，而與電路原有狀態(tài)無(wú)關(guān)。組合邏輯電路在結(jié)構(gòu)上由各類基本邏輯門電路組合而成，實(shí)現(xiàn)各種不同的邏輯功能。2024/12/12組合邏輯電路框圖∶Yn=fn（A1、A2、A3、…、An）輸出與輸入之間可以用一組邏輯函數(shù)表示，即2024/12/12二、組合邏輯電路的分析方法組合邏輯電路的分析就是根據(jù)給定的組合邏輯電路，找出輸出信號(hào)和輸入信號(hào)間的邏輯關(guān)系，從而確定電路的邏輯功能。。例1-27：電路如圖所示，分析該電路的邏輯功能。組合邏輯電路分析步驟：（1）從輸入端向輸出端逐級(jí)寫出邏輯函數(shù)表達(dá)式。（2）化簡(jiǎn)邏輯函數(shù)表達(dá)式。（3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表。（4）根據(jù)真值表或最簡(jiǎn)表達(dá)式確定電路的功能。2024/12/122024/12/12組合邏輯電路分析步驟2024/12/12例2：試分析下圖所示邏輯電路的邏輯功能。

2024/12/12練習(xí)1：根據(jù)下圖所示電路，寫出該電路邏輯函數(shù)式，列出真值表，說(shuō)明它的邏輯功能。&&ABF&&&&ABF練習(xí)2：組合邏輯電路如圖所示。（1）寫出整個(gè)電路的邏輯函數(shù)表達(dá)式；（2）列出真值表；（3）說(shuō)明電路的邏輯功能。2024/12/12練習(xí)3：寫出圖示的邏輯函數(shù)表達(dá)式并化簡(jiǎn)，列出真值表，分析其邏輯功能。2024/12/122024/12/12三、組合邏輯電路的設(shè)計(jì)

組合邏輯電路的設(shè)計(jì)，就是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路。一般按以下步驟設(shè)計(jì)：

（1）根據(jù)設(shè)計(jì)要求，確定輸入、輸出變量個(gè)數(shù)，并對(duì)它們進(jìn)行邏輯賦值。

2024/12/12

（2）根據(jù)邏輯功能要求列出真值表。

（3）根據(jù)真值表寫出相應(yīng)的與或表達(dá)式，然后用公式法或卡諾圖法進(jìn)行化簡(jiǎn)。根據(jù)需要，有時(shí)還要轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達(dá)式。

（4）畫出邏輯電路圖。2024/12/12組合邏輯電路的設(shè)計(jì)步驟例1-28：試用與非門設(shè)計(jì)一個(gè)在三個(gè)地方均可對(duì)同一盞燈進(jìn)行控制的電路。要求當(dāng)燈泡亮?xí)r，改變?nèi)魏我粋€(gè)輸入可把燈熄滅；相反，若燈滅時(shí)，改變?nèi)魏我粋€(gè)輸入也可使燈亮。例：用與非門設(shè)計(jì)一個(gè)半加器電路，要求：設(shè)兩位二進(jìn)制數(shù)分別為A和B，本位和為S，進(jìn)位為C。列出真值表,寫出邏輯函數(shù)表達(dá)式，化簡(jiǎn)邏輯函數(shù)表達(dá)式并畫出電路圖。2024/12/12練習(xí)1：電路下圖所示，設(shè)開關(guān)閉合用1表示，開關(guān)斷開用0表示，燈亮用1表示，燈滅用0表示。（1）列出電燈F與開關(guān)A、B、C狀態(tài)關(guān)系的真值表；（2）寫出F的邏輯表達(dá)式；（3）畫出用與非門實(shí)現(xiàn)該功能的邏輯電路圖。2024/12/12練習(xí)2：設(shè)計(jì)一個(gè)裁判判決電路，有A、B、C三名裁判，A為主裁判，滿足條件：少數(shù)服從多數(shù)，且必須包含主裁判A在內(nèi)時(shí)表決通過(guò)。（1）列出真值表；（2）寫出邏輯表達(dá)式；（3）畫出用與非門實(shí)現(xiàn)該功能的邏輯圖。2024/12/122024/12/12任務(wù)1-1

集成邏輯門電路邏輯功能測(cè)試

1.?任務(wù)要求

識(shí)別常用集成門電路的引腳排列，用數(shù)字電路實(shí)驗(yàn)箱完成常用集成門電路邏輯功能測(cè)?試。2.?測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱1臺(tái)、數(shù)字示波器1臺(tái)、信號(hào)發(fā)生器1臺(tái)。

器件：74LS08、74LS32、74LS04、74LS00?各1塊。

2024/12/123.?集成電路外引腳排列圖4.?測(cè)試內(nèi)容及步驟（1）門電路邏輯功能測(cè)試①

74LS04?邏輯功能測(cè)?試將74LS04正確接入集成塊空插座上，14腳接+5V，7腳接地。輸入接邏輯電平開關(guān)，輸出接邏輯電平指示，燈亮為1，燈不亮為0，按表所列輸入信號(hào)，觀察輸出端狀態(tài)并填入表中。②

74LS08?邏輯功能測(cè)?試將74LS08正確接入集成塊空插座上，14腳接+5V，7腳接地。輸入接邏輯電平開關(guān)，輸出接邏輯電平指示，燈亮為1，燈不亮為0，按表所列輸入信號(hào)，觀察輸出端狀態(tài)并填入表中。③

74LS32?邏輯功能測(cè)?試將74LS32正確接入集成塊空插座上，14腳接+5V，7腳接地。輸入接邏輯電平開關(guān)，輸出接邏輯電平指示，燈亮為1，燈不亮為0，按表所列輸入信號(hào)，觀察輸出端狀態(tài)并填入表中。④

74LS00?邏輯功能測(cè)試將74LS00正確接入集成塊空插座上，14腳接+5V，7腳接地。輸入接邏輯電平開關(guān)，輸出接邏輯電平指示，燈亮為1，燈不亮為0，按表所列輸入信號(hào)，觀察輸出端狀態(tài)并填入表中。輸入輸出ABY

=ABY

=A+B00011011功能測(cè)試表（2）門電路對(duì)信號(hào)的控制作用將74LS00的14腳接+5V電源，7腳接地。輸入1腳接示波器CH2?通道，輸入1kHz的脈沖信號(hào)（由信號(hào)發(fā)生器產(chǎn)生），輸入2腳分別按下圖（a）、（b）連接，輸出3腳接示波器CH1通?道。②畫出兩種情況的輸入輸出波?形。①分別用示波器觀察按圖（a）、（b）連接的輸出端的波?形。2024/12/12任務(wù)1-2

組合邏輯電路功能測(cè)試

1、任務(wù)要求

完成組合邏輯電路功能測(cè)?試。2、測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱?1?臺(tái)。

器件：74LS04、74LS08、74LS32?各?1?塊。

2024/12/123.?集成電路外引腳排列圖4、測(cè)試內(nèi)容及步驟（1）測(cè)試邏輯電路功能①

按圖連接線路，輸入

A、B?接邏輯電平開關(guān)，輸出

F1?接邏輯電平指示，燈亮為?1，燈不亮為?0。②

接通電源，按表所列輸入信號(hào)，觀察輸出端狀態(tài)，并將結(jié)果記錄在表中。功能測(cè)試表ABF100011011③

根據(jù)測(cè)試結(jié)果說(shuō)明該電路的邏輯功?能。（2）用現(xiàn)有門電路實(shí)現(xiàn)邏輯函數(shù)

F=A⊕B⊕C。①

根據(jù)邏輯函數(shù)畫出邏輯電路?圖。②

根據(jù)邏輯圖連接線路，輸入

A、B、C?接邏輯電平開關(guān)，輸出

F?接邏輯電平指示，燈亮為?1，燈不亮為?0。③

接通電源，按表所列輸入信號(hào)，觀察輸出端狀態(tài)，并將結(jié)果記錄在表中。功能測(cè)試表ABCF000001010011100101110111④

根據(jù)測(cè)試結(jié)果說(shuō)明它的邏輯功?能。2024/12/12任務(wù)1-3

組合邏輯電路設(shè)計(jì)與測(cè)試

1、任務(wù)要求

完成組合邏輯電路的設(shè)計(jì)與測(cè)?試。2、測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱1臺(tái)，數(shù)字萬(wàn)用表?1臺(tái)。

器件：74LS00、74LS10?各?1?塊。

2024/12/123.?集成電路外引腳排列圖4.?測(cè)試內(nèi)容及步驟（1）用與非門設(shè)計(jì)?2?變量不一致電路。輸入變量取值不同時(shí)，輸出為?1，否則為?0。①

根據(jù)題意列出真值?表。②

寫出邏輯函數(shù)表達(dá)式并進(jìn)行化?簡(jiǎn)。③

畫出邏輯圖，用與非門實(shí)?現(xiàn)。④

根據(jù)設(shè)計(jì)電路連線，輸入接邏輯開關(guān)，輸出接邏輯電平指示，14?腳接+5V，7?腳接?地。⑤

測(cè)試設(shè)計(jì)電路的邏輯功能。按①題中列出的真值表輸入信號(hào)，觀察輸出端狀態(tài)，與設(shè)計(jì)要求是否一?致。（2）用“與非”門設(shè)計(jì)一個(gè)?3?人表決電路。當(dāng)?3?個(gè)輸入端中有?2?個(gè)或?3?個(gè)為“1”時(shí)，輸出端才為“1”。①

根據(jù)題意列出真值?表。②

寫出邏輯函數(shù)表達(dá)式并進(jìn)行化?簡(jiǎn)。③

畫出邏輯圖，用與非門實(shí)?現(xiàn)。④

根據(jù)設(shè)計(jì)電路連線，輸入端接邏輯開關(guān)，輸出端接邏輯電平開關(guān)，14?腳接+5V，7?腳接?地。⑤測(cè)試設(shè)計(jì)電路的邏輯功能。按①題中所列的真值表輸入信號(hào)，觀察輸出端狀態(tài)，與設(shè)計(jì)要求是否一?致。2024/12/12項(xiàng)目二、編碼顯示電路的設(shè)計(jì)與制作——編碼器及其應(yīng)用

2024/12/12按照預(yù)先的約定，用文字、數(shù)碼、圖形等表示特定對(duì)象的過(guò)程，稱為編碼。實(shí)現(xiàn)編碼操作的數(shù)字電路稱為編碼器。常用的編碼器有二進(jìn)制編碼器、二-十進(jìn)制編碼器、優(yōu)先編碼器等。2024/12/122.1.1二進(jìn)制編碼器若輸入信號(hào)的個(gè)數(shù)N與輸出變量的位數(shù)n滿足，此電路稱為二進(jìn)制編碼器。常用的二進(jìn)制編碼器有4線-2線、8線-3線和16線-4線等。

下圖為8線-3線編碼器的框圖、真值表。2024/12/12輸入

輸出1

0

0

0

0

0

0

00

1

0

0

0

0

0

00

0

1

0

0

0

0

00

0

0

1

0

0

0

00

0

0

0

1

0

0

00

0

0

0

0

1

0

00

0

0

0

0

0

1

00

0

0

0

0

0

0

10

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

18線-3線編碼器的框圖8線-3線編碼器真值表2024/12/12邏輯表達(dá)式?為：8-3?二進(jìn)制編碼器2024/12/122.1.2二-十進(jìn)制編碼器二-十進(jìn)制編碼器是指用4位二進(jìn)制代碼表示一位十進(jìn)制數(shù)（0～9）的編碼電路，也稱10?線-4線編碼器。它有10個(gè)信號(hào)輸入端，4個(gè)輸出端。二-十進(jìn)制編碼器框圖2024/12/12最常用的是8421編碼方式，在4位二進(jìn)制代碼的16種狀態(tài)中取出前10種狀態(tài)0000～1001表示0～9十個(gè)數(shù)碼，后6種狀態(tài)1010～1111去掉。2024/12/12輸入輸出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001二-十進(jìn)制編碼器真值表

當(dāng)編碼器某一輸入信號(hào)為1而其他輸入信號(hào)為0時(shí)，則有一組對(duì)應(yīng)的數(shù)碼輸出。如I7=1時(shí)，Y3Y2Y1Y0=0111，因此上圖為8421BCD碼編碼器。由表2.2可知，編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)編碼，不允許有兩個(gè)或兩個(gè)以上輸入信號(hào)同時(shí)請(qǐng)求編碼，這就是說(shuō)，10個(gè)輸入端信號(hào)是相互排斥?的。2024/12/122024/12/12

2.1.3優(yōu)先編碼器實(shí)際的數(shù)字設(shè)備中經(jīng)常出現(xiàn)多輸入情況，比如計(jì)算機(jī)系統(tǒng)中，可能有多臺(tái)輸入設(shè)備同時(shí)向主機(jī)發(fā)出中斷請(qǐng)求，而主機(jī)只接受其中一個(gè)輸入信號(hào)。因此，需要根據(jù)事情的輕重緩急，規(guī)定好先后順序，約定好優(yōu)先級(jí)別。2024/12/121.?二進(jìn)制優(yōu)先編碼器?74LS14874LS148是8線-3線優(yōu)先編碼器，常用于優(yōu)先中斷系統(tǒng)和鍵盤編碼。2024/12/12～、、是編碼器輸出端，輸入輸出都是低電平有效，輸出為反碼，是使能端，、是用于擴(kuò)展功能的輸出端。

輸入輸出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101優(yōu)先編碼器?74LS148?邏輯功能真值表2024/12/12

8個(gè)輸入信號(hào)～中，為優(yōu)先級(jí)別最高，優(yōu)先級(jí)別最低。即只要＝0，不管其他輸入端是0還是1（表中以×表示），輸出只對(duì)編碼，且對(duì)應(yīng)的輸出為反碼有效，000。若當(dāng)＝1、＝0，其他輸入為任意狀態(tài)時(shí)，只對(duì)進(jìn)行編碼，輸出001。

為使能輸入端，只有=0?時(shí)編碼器工作。=1?時(shí)編碼器不工作，輸出111。

為使能輸出端。當(dāng)=0?允許工作時(shí)，如果

～

端有信號(hào)輸入，=1；若輸入端無(wú)信號(hào)，=0。

為擴(kuò)展輸出端，當(dāng)=0?時(shí)，只要有編碼信號(hào)，

就是低電平，表示本級(jí)工作，且有編碼輸?入。2024/12/122024/12/12

例2-1

試用兩片74LS148接成16線—4線優(yōu)先編碼器，優(yōu)先權(quán)最高，優(yōu)先權(quán)最低。

（1）將輸入信號(hào)

所對(duì)應(yīng)的輸出分別編為0000～1111?的16個(gè)4位二進(jìn)制代?碼。

（2）將

八個(gè)優(yōu)先權(quán)高的輸入信號(hào)接到2號(hào)片的輸入端，將

八個(gè)優(yōu)先級(jí)別低的輸入信號(hào)接到1號(hào)片的輸入?端。

（3）2號(hào)片優(yōu)先權(quán)高，只有當(dāng)2號(hào)片無(wú)輸入信號(hào)，才允許1號(hào)片編碼，所以要把2號(hào)片的接1號(hào)片的使能輸入端

。

（4）2號(hào)片有信號(hào)輸入時(shí)，=0，無(wú)信號(hào)輸入時(shí)，=1。對(duì)照2號(hào)片

的端，其輸出與

正好相同，所以可將

作為

輸?出。

（5）不工作的那片輸出為?111，因此將兩片的低三位輸出

取邏輯與即?可。2024/12/122024/12/122.?二-十進(jìn)制優(yōu)先編碼器?74LS14710?線-4?線集成優(yōu)先編碼器常見型號(hào)為74LS147，為集成二-十進(jìn)制優(yōu)先編碼器（8421BCD?碼優(yōu)先編碼器）。2024/12/1274LS147?優(yōu)先編碼器功能真值表輸入輸出11111111111110××××××××011010×××××××0111110××××××10001110×××××100111110××××1010111110×××10111111110××110011111110×1101111111110111074LS147?編碼器由一組?4?位二進(jìn)制代碼表示一位十進(jìn)制數(shù)。編碼器有9個(gè)輸入端

～

，低電平有效。其中

優(yōu)先級(jí)別最高，

優(yōu)先級(jí)別最低。4個(gè)輸出端

，

為最高位，

為最低位，反碼輸?出。

當(dāng)無(wú)信號(hào)輸入時(shí)，9?個(gè)輸入端都為“1”，則輸出反碼“1111”，即原碼為“0000”，表示輸入十進(jìn)制數(shù)是?0。當(dāng)有信號(hào)輸入時(shí)，根據(jù)輸入信號(hào)的優(yōu)先級(jí)別，輸出級(jí)別最高信號(hào)的編碼。例如，當(dāng)

、

、

為“1”，

為“0”，其余信號(hào)任意時(shí)，只對(duì)

進(jìn)行編碼，輸出

為“1001”。2024/12/122024/12/12項(xiàng)目二、編碼顯示電路的設(shè)計(jì)與制作——譯碼器及其應(yīng)用

2024/12/12譯碼是編碼的逆過(guò)程，是將每一組輸入二進(jìn)制代碼“翻譯”成一個(gè)特定的輸出信號(hào)。實(shí)現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分為變量譯碼器和顯示譯碼器。

變量譯碼器有二進(jìn)制譯碼器和非二進(jìn)制譯碼器。

顯示譯碼器按顯示材料分為熒光、發(fā)光二極管譯碼器、液晶顯示譯碼器；按顯示內(nèi)容分為文字、數(shù)字、符號(hào)譯碼器。2024/12/122.2.1二進(jìn)制譯碼器

二進(jìn)制譯碼器輸入的是二進(jìn)制代碼，輸出是一系列與輸入代碼對(duì)應(yīng)的信息。若輸入有n個(gè)變量，則二進(jìn)制譯碼器輸出就有個(gè)變量。

2024/12/12常用的集成二進(jìn)制譯碼器有：74LS1382024/12/1274LS138?譯碼器真值表輸入

輸出備注0××××11111111不工作×1×××111111111000001111111工作1000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110

集成3線-8線譯碼器74LS138有3個(gè)輸入端A2、A1

、A0

，輸入高電平有效；8?個(gè)輸出端

～

，輸出低電平有效；3?個(gè)使能端

、

、

。

當(dāng)=0?或

、

中有一個(gè)為“1”時(shí)，譯碼器處于禁止?fàn)顟B(tài)；當(dāng)=1?且

、

均為“0”時(shí)，譯碼器工作。這時(shí)，若輸入A2A1A0=“000”，則

為低電平；若輸入A2A1A0=“001”，則

為低電平。2024/12/122024/12/122.2.2二-十進(jìn)制譯碼器

將四位二-十進(jìn)制代碼翻譯成一位十進(jìn)制數(shù)字的電路，就是二-十進(jìn)制譯碼器，又稱4線-10線譯碼器。常用集成電路型號(hào)有74LS42。2024/12/1274LS42?譯碼器真值表十進(jìn)制數(shù)輸入輸出000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110無(wú)效碼101011111111111011111111111111001111111111110111111111111110111111111111111111111111

它有4個(gè)輸入端A0～A3，輸入8421BCD碼；10個(gè)輸出端

～

，輸出與10個(gè)十進(jìn)制數(shù)相對(duì)應(yīng)的信號(hào)，低電平有效。當(dāng)A3A2A1A0=0000時(shí)，輸出端=0，其余端子為?1，其他依次類推。當(dāng)輸入無(wú)效碼（1010～1111）中的一個(gè)時(shí)，輸出端均為?1，因此它具有拒絕偽碼的功?能。2024/12/122024/12/12

數(shù)字顯示電路由譯碼器、驅(qū)動(dòng)器和數(shù)碼顯示器件組成。通常譯碼器和驅(qū)動(dòng)器集成在一塊芯片中，簡(jiǎn)稱顯示譯碼器。1．?dāng)?shù)碼顯示器件按發(fā)光物質(zhì)分，有半導(dǎo)體發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器（LCD）、等離子體顯示板等。2.2.3顯示譯碼器2024/12/12（1）LED顯示器

LED顯示器最常見的是如圖所示的發(fā)光數(shù)碼管，又稱LED數(shù)碼管、七段LED顯示器。

2024/12/12它有共陽(yáng)極和共陰極兩種接法。

LED顯示器工作電壓低（1.5～3V），亮度高、體積小、壽命一般超過(guò)1000h、響應(yīng)速度快（1～100ns），顏色豐富，工作可靠。生活中所見廣告牌大多采用?LED

顯示器。2024/12/12（2）液晶顯示器（LCD）液晶顯示器是一種平板座型顯示器件。其內(nèi)部的液晶材料，常溫下既有液體的流動(dòng)性又有固態(tài)晶體的某些光學(xué)特性。利用液晶在電場(chǎng)作用下產(chǎn)生光的散射或偏光作用原理，便可實(shí)現(xiàn)數(shù)字顯?示。

液晶顯示器的電源電壓低（1.5～5V），功耗是各類顯示器中最低的，可直接用?CMOS?集成電路驅(qū)動(dòng)。它制造工藝簡(jiǎn)單，體積小而薄，因而廣泛應(yīng)用于各類便攜式儀器儀表?中。2024/12/122.顯示譯碼器顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的高低電平，使數(shù)碼管顯示BCD碼所代表的十進(jìn)制數(shù)。

顯示譯碼器常見型號(hào)有：74LS48、CC4511等。2024/12/1274LS48?顯示譯碼器功能表功能輸入輸入/輸出輸出顯示字形abcdefg01100001111111011×00011011000021×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011101×101010001101111×101110011001121×110010100011131×110111001011141×111010001111151×111110000000滅燈××××××00000000全滅滅零10000000000000全滅試燈0×××××111111112024/12/122.2.4譯碼器的應(yīng)用

1.實(shí)現(xiàn)邏輯函數(shù)因?yàn)槎M(jìn)制譯碼器的每個(gè)輸出端都表示一個(gè)最小項(xiàng)，而任何邏輯函數(shù)都可用最小項(xiàng)之和來(lái)表示，因此，可利用譯碼器產(chǎn)生最小項(xiàng)，再外接門電路取得最小項(xiàng)之和，從而得到邏輯函數(shù)。2024/12/12例2-2試用一片74LS138譯碼器和門電路實(shí)現(xiàn)函數(shù)L=AB+BC+AC.解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。

=m3+m5+m6+m7=

=2024/12/12電路圖2024/12/122.?譯碼器的擴(kuò)展例?2-3試用兩片74LS138譯碼器組成4?線?16線譯碼?器。2024/12/12任務(wù)2-1優(yōu)先編碼器?74LS147?邏輯功能測(cè)試

1.任務(wù)要求

完成集成編碼器邏輯功能的測(cè)?試。2.測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱?1?臺(tái)。

器件：74LS1471?塊。3.集成電路外引腳排列圖

2024/12/124.測(cè)試內(nèi)容及步驟

（1）集成塊?74LS147的接邏輯電平開關(guān)，接邏輯電平指示，16?腳?VCC?接+5V，8?腳?GND?接?地。（2）按表所列的輸入狀態(tài)，觀察相應(yīng)的輸出狀態(tài)（“×”表示任意輸入）并記錄。電平指示燈亮為?1，燈不亮為?0。74LS147?功能測(cè)試表2024/12/12任務(wù)2-2譯碼器?74LS138?邏輯功能測(cè)試

1.任務(wù)要求

完成集成編碼器邏輯功能的測(cè)?試。2.測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱?1?臺(tái)。

器件：74LS1381?塊。3.集成電路外引腳

排列圖

2024/12/124.測(cè)試內(nèi)容及步驟（1）控制端功能測(cè)試①

將集成塊?74LS138?的?A2、A1、A0、S1、接邏輯電平開關(guān)，

接邏輯電平指示，16?腳?VCC?接+5V，8?腳?GND?接?地。②

按表所列的輸入狀態(tài)（“×”表示任意輸入），觀察并記錄相應(yīng)的輸出狀態(tài)。電平指示燈亮為?1，燈不亮為?0。74LS138?功能測(cè)試表輸入輸出A2A1A0×01××××10××××11×××0×××××（2）邏輯功能測(cè)試測(cè)試電路連接同上，將集成塊?74LS138?的、、分別置“1”、“0”、“0”，將?A2、A1、A0?按下表

所列輸入，觀察并記錄相應(yīng)的輸出狀態(tài)。電平指示燈亮為?1，燈不亮為?0。

、、74LS138?功能測(cè)試表輸

入輸

出A2A1A01000001000011000101000111001001001011001101001112024/12/12任務(wù)2-3

用譯碼器設(shè)計(jì)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電路

1.任務(wù)要求

用譯碼器設(shè)計(jì)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電路，并測(cè)試其邏輯功?能。2.測(cè)試設(shè)備與器件

設(shè)備：數(shù)字電路實(shí)驗(yàn)箱?1?臺(tái)。

器件：74LS138、74LS20各1?塊。

2024/12/123.測(cè)試內(nèi)容及步驟某車間有黃、紅兩個(gè)故障指示燈，用來(lái)監(jiān)測(cè)三臺(tái)設(shè)備的工作情況。當(dāng)只有一臺(tái)設(shè)備有故障時(shí)黃燈亮；若有兩臺(tái)設(shè)備同時(shí)產(chǎn)生故障時(shí)，紅燈亮；三臺(tái)設(shè)備都產(chǎn)生故障時(shí)，紅燈和黃燈都亮。試用譯碼器設(shè)計(jì)一個(gè)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電?路。設(shè)計(jì)邏輯要求：設(shè)?A、B、C?分別為三臺(tái)設(shè)備的故障信號(hào)，有故障為?1、正常工作為?0；Y1?表示黃燈，Y2?表示紅燈，燈亮為?1，燈滅為?0。（1）列出真值?表。（2）寫出邏輯函數(shù)表達(dá)?式。

（3）畫出用74LS138和74LS02實(shí)現(xiàn)上述邏輯功能的電?路。（4）按圖連接電路，驗(yàn)證設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電路的邏輯功?能。實(shí)訓(xùn)5譯碼器邏輯功能測(cè)試1.實(shí)訓(xùn)目的（1）掌握譯碼器邏輯功能的測(cè)試方法。（2）了解中規(guī)模集成編碼器的功能、引腳分別，掌握其邏輯功能。（3）掌握用譯碼器設(shè)計(jì)組合邏輯電路的方法。2.實(shí)訓(xùn)設(shè)備與器件設(shè)備：數(shù)字電路實(shí)驗(yàn)箱器件：74LS138、74LS203.集成電路外引腳排列圖4.實(shí)訓(xùn)內(nèi)容及步驟（1）二進(jìn)制譯碼器74LS138邏輯功能測(cè)試①控制端功能測(cè)試③用74LS138設(shè)計(jì)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電路某車間有黃、紅兩個(gè)故障指示燈，用來(lái)監(jiān)測(cè)三臺(tái)設(shè)備的工作情況。當(dāng)只有一臺(tái)設(shè)備有故障時(shí)黃燈亮；若有兩臺(tái)設(shè)備同時(shí)產(chǎn)生故障時(shí)，紅燈亮；三臺(tái)設(shè)備都產(chǎn)生故障時(shí)，紅燈和黃燈都亮。試用譯碼器設(shè)計(jì)一個(gè)設(shè)備運(yùn)行故障監(jiān)測(cè)報(bào)警電路。設(shè)計(jì)邏輯要求：設(shè)A、B、C分別為三臺(tái)設(shè)備的故障信號(hào)，有故障為1、正常工作為0；Y1表示黃燈，Y2表示紅燈，燈亮為1，燈滅為0.A.列出真值表ABCY1Y20000000110010100110110010101011100111111邏輯函數(shù)表達(dá)式Y(jié)1=m1+m2+m4+m7Y2=m3+m5+m6+m7邏輯圖&&&Y1&Y1&Y220(1)20(2)20(4)20(5)20(6)發(fā)光二極管發(fā)光二極管20(8)20(9)20(10)20(12)20(13)撥動(dòng)開關(guān)A撥動(dòng)開關(guān)B撥動(dòng)開關(guān)C138(1)138(2)138(3)138(14)138(13)138(12)138(11)138(10)138(9)138(7)138(6)138(4)138(5)+5V電源地邏輯圖和連接線路請(qǐng)