《電子應(yīng)用技術(shù)項目教程（第4版）》課件匯 項目7-13 救護(hù)車警笛電路的制作 - 數(shù)字電子鐘的制作

救護(hù)車警笛電路制作7目項目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.會識別和測試555定時器等電子元器件。2.能完成救護(hù)車、消防車警笛電路的安裝與調(diào)試。了解脈沖產(chǎn)生與變換的基本概念;掌握555定時器的結(jié)構(gòu)框圖和工作原理;熟悉555定時器的應(yīng)用電路及其工作原理;掌握555定時器應(yīng)用電路的設(shè)計方法;掌握救護(hù)車、消防車警笛電路的組成與工作原理。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)責(zé)任心與職業(yè)道德。2.培養(yǎng)創(chuàng)新意識及自我學(xué)習(xí)能力。救護(hù)車警笛電路工作任務(wù)1.實訓(xùn)目標(biāo)

（1）增強(qiáng)專業(yè)意識,培養(yǎng)良好的職業(yè)道德和職業(yè)習(xí)慣。

（2）熟悉用555時基電路構(gòu)成的多諧振蕩器。（3）熟悉555時基電路控制端(5腳)的功能和作用。（4）了解用電壓調(diào)制頻率的兩種方法。

（5）掌握救護(hù)車警笛電路的調(diào)試方法。

（1）各小組制訂工作計劃。（2）識別救護(hù)車警笛電路原理圖,明確元器件連接和電路連線。（3）設(shè)計、制作裝配圖。（4）完成電路所需元器件的購買與檢測。（5）根據(jù)裝配圖制作救護(hù)車警笛電路。（6）完成救護(hù)車警笛電路功能檢測和故障排除。（7）通過小組討論,完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求IC1輸出的方波信號通過R5去控制IC2的5腳電平當(dāng)IC1輸出高電平時，由IC2組成的多諧振蕩器電路輸出頻率較低的一種音頻當(dāng)IC1輸出低電平時，由IC2組成的多諧振蕩器電路輸出頻率較高的另一種音頻3.實訓(xùn)電路與說明4.實訓(xùn)設(shè)備與元器件

裝配圖

5.安裝與調(diào)試

6.評價反饋

評分表(與項目1任務(wù)工單的評分表一樣)。555定時器為數(shù)字-模擬混合集成電路,可產(chǎn)生精確的時間延遲和振蕩,內(nèi)部有3個5kΩ的電阻分壓器,故稱為555。在波形的產(chǎn)生與變換、測量與控制、家用電器、電子玩具等領(lǐng)域得到了廣泛應(yīng)用。555定時器的產(chǎn)品型號繁多,但所有TTL集成單定時器型號的最后3位數(shù)碼都為555,雙定時器都為556,電源電壓的工作范圍為4.5~16V;所有COMS型集成單定時器型號的最后4位數(shù)碼都為7555,雙定時器都為7556,電源電壓的工作范圍為3~18V。

7.1555集成定時器知識鏈接

555定時器電路電壓比較器的功能：

v+>v-，vO=1v+<v-，vO=0由以下幾部分組成：（1）電阻分壓器:三個5kΩ電阻組成的分壓器。為電壓比較器C1和C2提供基準(zhǔn)電壓。（2）電壓比較器:C1和C2。1.電阻分壓器2.電壓比較器3.基本RS觸發(fā)器4.放電管T5.緩沖器（3）基本RS觸發(fā)器

正常工作時，必須使R處于高電平。（4）放電管

輸出為0時，T導(dǎo)通，輸出為1時，T截止。（5）緩沖器G

用于提高電路的負(fù)載能力。外引腳排列圖在1腳接地、5腳未外接電壓時，C1、C2基準(zhǔn)電壓分別為2/3UCC

、1/3UCC

的情況下，555定時器電路的功能表如表所示。555定時器是一種用途很廣的集成電路,只要改變555集成電路的外部附加電路,就可以構(gòu)成各種各樣的應(yīng)用電路。這里僅介紹多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器三種典型應(yīng)用電路。

7.2555定時器的應(yīng)用電路知識鏈接7.2.1多諧振蕩器

多諧振蕩器是一種典型的矩形脈沖產(chǎn)生電路,它是一種自激振蕩器,在接通電源以后,不需要外加觸發(fā)信號,便能自動地產(chǎn)生矩形脈沖信號。由于矩形波中含有豐富的高次諧波分量,所以習(xí)慣上又把矩形波振蕩電路叫作多諧振蕩器。1.電路組成用555定時器構(gòu)成的多諧振蕩器的電路圖及工作波形如圖所示。

2.工作原理單穩(wěn)態(tài)觸發(fā)器具有如下顯著特點。(1)有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個不同的工作狀態(tài)。(2)在外界觸發(fā)脈沖作用下,能從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài),暫穩(wěn)態(tài)維持一段時間后,自動返回穩(wěn)態(tài)。(3)暫穩(wěn)態(tài)維持時間的長短取決于電路本身的參數(shù),與觸發(fā)脈沖的寬度和幅度無關(guān)。由于具備上述特點,單穩(wěn)態(tài)觸發(fā)器被廣泛應(yīng)用于脈沖整形、延時(產(chǎn)生滯后于觸發(fā)脈沖的輸出脈沖)及定時(產(chǎn)生固定時間寬度的脈沖信號)等電路。7.2.2單穩(wěn)態(tài)觸發(fā)器1.電路組成將低觸發(fā)端TR作為輸入端uI,將高觸發(fā)端TH和放電管輸出端D接在一起,并與定時元件R、C連接,就可以構(gòu)成一個單穩(wěn)態(tài)觸發(fā)器。接通電源后,未加負(fù)脈沖,uI=1/3UCC,而C充電,uC上升,當(dāng)uC>2/3UCC時,uO輸出為低電平,放電管VT導(dǎo)通,C快速放電,使uC=0。這樣,在加負(fù)脈沖前,uO為低電平,uC=0,這是電路的穩(wěn)態(tài)。在t=t0時刻,uI負(fù)跳變(TL端電平小于1/3UCC),而uC=0(TH端電平小于2/2UCC),所以輸出uO翻轉(zhuǎn)為高電平,放電管VT截止,C充電,uC按指數(shù)規(guī)律上升。t=t1時,uI負(fù)脈沖消失;t=t2時,uC上升到2/3UCC(此時TH端電平大于2/3UCC,TL端電平大于1/3UCC),uO又自動翻轉(zhuǎn)為低電平;在t0~t2這段時間,電路處于暫穩(wěn)態(tài);t>t2時,放電管VT導(dǎo)通,C快速放電,電路又恢復(fù)到穩(wěn)態(tài)。由分析可得輸出正脈沖寬度tW=1.1RC。注意:如圖7.8所示的電路只能用窄負(fù)脈沖觸發(fā),即觸發(fā)脈沖寬度ti必須小于tW

。2.工作原理3.單穩(wěn)態(tài)觸發(fā)器的應(yīng)用(1)脈沖延時。如果需要延遲脈沖的觸發(fā)時間,可利用如圖7.7(a)所示的單穩(wěn)態(tài)觸發(fā)器電路來實現(xiàn)。從圖7.8的波形可以看出,經(jīng)過單穩(wěn)態(tài)觸發(fā)器電路的延遲,由于uO的下降沿比輸入信號uI的下降沿延遲了tW的時間,因而可以用輸出脈沖uO的下降沿去觸發(fā)其他電路,從而達(dá)到脈沖延時的目的。圖7.8

單穩(wěn)態(tài)電路的脈沖延時電路(2)脈沖定時。單穩(wěn)態(tài)觸發(fā)器能夠產(chǎn)生一定寬度tW的矩形脈沖,利用這個脈沖去控制某個電路,可使其僅在tW時間內(nèi)工作。例如,利用寬度為tW的正矩形脈沖作為與門的一個輸入信號,使得在矩形脈沖為高電平的tW期間,與門的另一個輸入信號uI才能通過。脈沖定時的原理框圖及工作波形如圖所示。圖7.9

脈沖定時施密特觸發(fā)器是脈沖波形變換中經(jīng)常使用的一種電路,它在性能上有以下兩個重要的特點。(1)輸入信號從低電平上升的過程中電路狀態(tài)轉(zhuǎn)換對應(yīng)的輸入電平,與輸入信號從高電平下降過程中電路狀態(tài)轉(zhuǎn)換對應(yīng)的輸入電平不同。(2)在電路狀態(tài)轉(zhuǎn)換時,通過電路內(nèi)部的正反饋過程,輸出電壓波形的邊沿變得十分陡峭。利用上述兩個特點不僅能將邊沿變化緩慢的信號波形整形為邊沿陡峭的矩形波,而且可以將疊加在矩形脈沖高、低電平上的噪聲有效地加以消除。7.2.3施密特觸發(fā)器1.電路組成將高觸發(fā)端TH和低觸發(fā)端TR連在一起作為輸入端uI,就可以構(gòu)成一個反相輸出的施密特觸發(fā)器。由555定時器構(gòu)成的施密特觸發(fā)器的電路圖和工作波形如圖所示?，F(xiàn)設(shè)輸入信號uI為如圖7.10(b)所示的三角波,結(jié)合555定時器電路的功能表7.1可知,當(dāng)uI<1/3UCC時,兩個比較器的輸出為uC1=“1”,uC2=“0”,因而基本RS觸發(fā)器狀態(tài)為Q=“1”,輸出uO=“1”;當(dāng)1/3UCC<uI<2/3UCC時,兩個比較器的輸出為uC1=uC2=“1”,基本RS觸發(fā)器保持狀態(tài)不變,故輸出uO也保持不變;當(dāng)uI≥2/3UCC時,兩個比較器的輸出為uC1=“0”,uC2=“1”,因而基本RS觸發(fā)器狀態(tài)為Q=0,輸出uO=“0”。2.工作原理當(dāng)1/3UCC<uI<2/3UCC時,兩個比較器的輸出為uC1=uC2=“1”,基本RS觸發(fā)器保持狀態(tài)不變,仍為Q=“0”,輸出uO=“0”;當(dāng)uI≤13UCC時,兩個比較器的輸出為uC1=“1”,uC2=“0”,基本RS觸發(fā)器狀態(tài)被置為Q=“1”,輸出uO=“1”;電路的工作波形如圖7.10(b)所示。根據(jù)以上分析可知,由555定時器構(gòu)成的施密特觸發(fā)器的上限觸發(fā)閾值電壓UT+=23UCC,下限觸發(fā)閾值電壓UT-=13UCC,回差電壓ΔU=13UCC。如果在CO端加上控制電壓UIC,則可以改變電路的UT+、UT-和ΔU。(1)用于波形變換。利用施密特觸發(fā)器可以把幅度變化的周期性信號變換為邊沿很陡的矩形脈沖信號。圖7.11所示為一正弦信號轉(zhuǎn)換為矩形脈沖信號的電路輸入、輸出電壓波形,只要輸入信號的幅度大于UT+,就可在施密特觸發(fā)器的輸出端得到同頻率的矩形脈沖信號。3.應(yīng)用舉例圖7.11

正弦信號轉(zhuǎn)換為矩形脈沖信號的電路輸入、輸出電壓波形(2)用于脈沖整形。在數(shù)字系統(tǒng)中,矩形脈沖經(jīng)傳輸后往往發(fā)生波形畸變,圖7.12給出了幾種常見的情況。當(dāng)傳輸線上電容較大時,波形的上升沿和下降沿將明顯變壞,如圖7.12(a)所示;當(dāng)傳輸線較長,而且接收端的阻抗與傳輸線的阻抗不匹配時,在波形的上升沿和下降沿將產(chǎn)生振蕩現(xiàn)象,如圖7.12(b)所示;當(dāng)其他脈沖信號通過導(dǎo)線間的分布電容或公共電源線疊加到矩形脈沖信號上時,信號上將出現(xiàn)附加的噪聲,如圖7.12(c)所示。無論出現(xiàn)上述哪種情況,都可以使用施密特觸發(fā)反相器整形而獲得比較理想的矩形脈沖波形。由圖7.12可見,只要施密特觸發(fā)反相器的UT+和UT-設(shè)置合適,就能達(dá)到滿意的整形效果。圖7.12

施密特觸發(fā)反相器的脈沖整形1.脈沖的產(chǎn)生電路即多諧振蕩器,其主要用途是產(chǎn)生數(shù)字邏輯電路的時鐘脈沖,脈沖的振蕩周期T(或頻率f)由R和C的值決定,但石英晶體振蕩器的頻率由石英諧振頻率決定。多諧振蕩器的種類有對稱式和非對稱式多諧振蕩器、環(huán)形振蕩器、石英晶體多諧振蕩器及由555定時器構(gòu)成的多諧振蕩器。2.脈沖整形電路包括單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器的主要用途是脈沖的整形和定時,主要參數(shù)是輸出的脈沖寬度;施密特觸發(fā)器的主要用途是將輸入波形轉(zhuǎn)換成矩形波,并具有回差特性,回差提高了抗干擾能力。3.555定時器是用途廣泛的模擬數(shù)字混合芯片,利用555定時器除了可構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器,還可構(gòu)成各種脈沖應(yīng)用電路。知識小結(jié)簡單搶答器的制作8目項目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.會識別和測試常用TTL、CMOS集成電路產(chǎn)品。2.能完成簡單搶答器的制作。了解數(shù)字邏輯的概念，理解與、或、非三個基本邏輯關(guān)系；熟悉邏輯代數(shù)的基本定律和常用公式；掌握邏輯函數(shù)的正確表示方法；熟悉邏輯門電路的邏輯功能，了解集成邏輯門的常用產(chǎn)品，掌握集成邏輯門的正確使用。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)邏輯思維及自我學(xué)習(xí)能力。2.培養(yǎng)創(chuàng)新意識及奉獻(xiàn)、專研等職業(yè)素養(yǎng)。工作任務(wù)A、B、C、D為搶答操作按鈕開關(guān)。任何一個人先將某一開關(guān)按下且保持閉合狀態(tài)，則與其對應(yīng)的發(fā)光二極管（指示燈）被點亮，表示此人搶答成功；而緊隨其后的其他開關(guān)再被按下，與其對應(yīng)的發(fā)光二極管則不亮。制作簡易型四人搶答器1.實訓(xùn)目標(biāo)

（1）了解集成邏輯門芯片的結(jié)構(gòu)特點。

（2）體驗由集成邏輯門實現(xiàn)復(fù)雜邏輯關(guān)系的一般方法。（3）掌握集成邏輯門的正確使用方法。（1）各小組制訂工作計劃。（2）識別簡單搶答器電路原理圖,明確元器件連接和電路連線。（3）畫出裝配圖。（4）完成電路所需元器件的購買與檢測。（5）根據(jù)裝配圖制作搶答器電路。（6）完成搶答器電路功能檢測和故障排除。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.實訓(xùn)電路與說明（1）電路組成

電路原理圖如圖8.1所示,電路中采用了兩種不同的集成門電路,其中,74LS20為雙四輸入與非門,可以實現(xiàn)4個輸入信號與非的邏輯關(guān)系。74LS04為六非門,又稱反相器,可以實現(xiàn)非邏輯關(guān)系。（2）電路的工作過程初始狀態(tài)（無開關(guān)按下）時，a、b、c、d端均為低電平，各與非門的輸出端為高電平，反相器的輸出則都為低電平（小于0.7V），因此全部發(fā)光二極管都不亮。當(dāng)某一開關(guān)被按下后(如開關(guān)A被按下),則與其連接的與非門的輸入端變?yōu)楦唠娖?此與非門的輸出端變?yōu)榈碗娖?與之相連反相器的輸出端為高電平,因此發(fā)光二極管L1亮,A組搶答。4.實訓(xùn)設(shè)備與元器件

實訓(xùn)設(shè)備：數(shù)字電路實驗裝置1臺實訓(xùn)器件：雙四輸入與非門74LS202片，

六非門74LS04（或CH40106）1片，

發(fā)光二極管4只，

1kΩ電阻8個，

按鈕開關(guān)4個，

面包板、配套連接線等。5.安裝與調(diào)試

圖8.2

簡單搶答器裝配圖（1）安裝5.安裝與調(diào)試

圖8.2

簡單搶答器裝配圖（2）功能驗證①通電后,分別按下A、B、C、D各開關(guān),觀察對應(yīng)發(fā)光二極管是否點亮。②當(dāng)其中某一發(fā)光二極管點亮?xí)r,再按其他開關(guān),觀察其他發(fā)光二極管的變化。③分別測試IC芯片輸入、輸出引腳的電平變化,自擬表格記錄測試結(jié)果。6.評價反饋

評分表(與項目1任務(wù)工單的評分表一樣)。知識鏈接8.1邏輯代數(shù)的基本知識邏輯代數(shù)又稱為布爾代數(shù)，是用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，也是分析和設(shè)計邏輯電路的主要數(shù)學(xué)工具。邏輯指事物因果關(guān)系的規(guī)律。例如：開關(guān)通為1燈亮為1電位高為1

斷為0滅為0低為0邏輯代數(shù)中的0和1不表示數(shù)量大小，只表示事物的兩種對立的狀態(tài)。

控制樓道照明的開關(guān)電路開關(guān)A開關(guān)B燈合向上合向上亮合向上合向下滅合向下合向上滅合向下合向下亮ABF001010100111ABF均為僅有二個取值的變量，稱為邏輯變量。真值表其中A、B為輸入變量，F(xiàn)為輸出變量。

由上可知，開關(guān)的通、斷決定了發(fā)光二極管的亮、滅，反過來也可以從發(fā)光二極管的狀態(tài)推出開關(guān)的相應(yīng)狀態(tài)，這樣的關(guān)系稱為邏輯函數(shù)關(guān)系。它可用邏輯函數(shù)式（也稱邏輯表達(dá)式）來描述，其一般形式為：Y=f（A、B、C、…）。8.1.1邏輯變量和邏輯函數(shù)1、基本邏輯運算基本邏輯函數(shù)

與邏輯

或邏輯

非邏輯與運算(邏輯乘)

或運算(邏輯加)

非運算(邏輯非)

邏輯運算即邏輯函數(shù)的運算，它包括基本邏輯運算和復(fù)合邏輯運算兩類。8.1.2邏輯運算（1）與邏輯與的含義是只有當(dāng)決定一事件的所有條件全部具備時，這個事件才會發(fā)生。111FAB000001010真值表若有0出0；若全1出1

邏輯表達(dá)式

F

=A·B

或

F

=AB多輸入變量的與邏輯表達(dá)式為F=ABCD…邏輯符號與門(ANDgate)電路或的含義是在決定一事件的各條件中，只要有一個條件具備，這個事件就會發(fā)生。000111FA

B101110邏輯表達(dá)式

F=A+B多輸入變量的或邏輯表達(dá)式為F=A+B

+C+D真值表（2）或邏輯有1出1全0出0邏輯符號或門(ORgate)

電路（3）非邏輯真值表00FA

11非的含義是當(dāng)條件不具備時，事件才發(fā)生。邏輯表達(dá)式

F

=A

送1出0送0出1邏輯符號

非門(NOTgate)

又稱“反相器”

電路（由三種基本邏輯運算組合而成）（1）與非運算先與后非100011FA

B101110（2）或非運算先或后非011100FA

B001010有0出1全1出0有1出0全0出12、復(fù)合邏輯運算（3）與或非運算（4）異或和同或運算100011FAB001010100111FAB001010100011FA

B101110

表示一個邏輯函數(shù)有多種方法，常用的有：邏輯函數(shù)表達(dá)式、真值表、卡諾圖、邏輯電路圖等。它們各有特點，又相互聯(lián)系，還可以相互轉(zhuǎn)換。1．邏輯函數(shù)表達(dá)式用與、或、非等邏輯運算表示邏輯變量之間關(guān)系的代數(shù)式，叫邏輯函數(shù)表達(dá)式，例如，F(xiàn)=A+B，Y=AB+C+D等。(1)把任意一組變量取值中的1代以原變量,0代以反變量,由此得到一組變量的與組合,如A、B、C三個變量的取值為110時,代換后得到的變量與組合為ABC。(2)把邏輯函數(shù)值為1所對應(yīng)的變量的與組合進(jìn)行或運算,便得到標(biāo)準(zhǔn)與或邏輯表達(dá)式。8.1.3邏輯函數(shù)的表示方法2.真值表

列出輸入變量的各種取值組合及其對應(yīng)輸出邏輯函數(shù)值的表格稱真值表。變量函數(shù)AＢＡＢA⊕B000011010111100111111100兩個變量函數(shù)真值表１１１０該函數(shù)有兩個輸入變量，共有4種輸入取值組合,分別將它們代入邏輯表達(dá)式,并進(jìn)行求解,可得到相應(yīng)的輸出函數(shù)值。例8.1列出函數(shù)的真值表。ABF00011011１１１１００００例8.2列出函數(shù)的真值表。該函數(shù)有3個輸入變量，共有23=8種輸入取值組合,分別將它們代入邏輯表達(dá)式,并進(jìn)行求解,可得到相應(yīng)的輸出函數(shù)值。ABCF000001010011100101110111注意：在列真值表時，輸入變量的取值組合應(yīng)按照二進(jìn)制遞增的順序排列，這樣做既不易遺漏，也不會重復(fù)。4.邏輯圖

例如畫F=+AB的邏輯圖反變量用非門實現(xiàn)

與項用與門實現(xiàn)相加項用或門實現(xiàn)運算次序為先非后與再或，因此用三級電路實現(xiàn)之。由邏輯符號及相應(yīng)連線構(gòu)成的電路圖。

3.卡諾圖

卡諾圖是圖形化的真值表。

邏輯代數(shù)表示的是邏輯關(guān)系,而不是數(shù)量關(guān)系,這是它與普通代數(shù)的本質(zhì)區(qū)別。邏輯代數(shù)的基本定律顯示了邏輯運算應(yīng)遵循的基本規(guī)律,是化簡和變換邏輯函數(shù)的基本依據(jù)。這些定律有其自身的特性,但也有一些和普通代數(shù)相似,因此要嚴(yán)格區(qū)分,不能混淆。在邏輯代數(shù)中只有與邏輯、或邏輯和非邏輯3種基本運算。根據(jù)這3種基本運算可以導(dǎo)出邏輯代數(shù)的基本法則和定律,如表8.6所示。8.1.4邏輯代數(shù)的基本定律知識鏈接8.2邏輯門電路的基礎(chǔ)知識

邏輯門電路：能實現(xiàn)一些基本邏輯關(guān)系的電路。簡稱門電路或邏輯元器件。

基本門電路有與門、或門、非門。8.2.1基本邏輯門電路

門電路可以由二極管、三極管及阻容等分立元件構(gòu)成，也可由TTL型或CMOS型集成電路構(gòu)成。三種基本門電路邏輯關(guān)系邏輯表達(dá)式電路組成邏輯功能簡述邏輯符號與Y=A·B全1出1見0出0或Y=A+B全0出0見1出1非見0出1見1出0常見的復(fù)合門電路與非門

異或門

同或門

或非門

與或非門

8.2.2復(fù)合邏輯門

異或門同或門幾種常見的復(fù)合門電路邏輯關(guān)系邏輯表達(dá)式邏輯功能簡述邏輯符號與非全1出0見0出1或非全0出1見1出0與或非只要有1個乘積項為1,則輸出為0;其余輸出全為1異或相同出0相異出1同或相同出1相異出08.2.3TTL集成門電路

TTL集成門電路，即晶體管-晶體管邏輯（Transistor-transistorLogic）電路，該電路的內(nèi)部各級均由晶體管構(gòu)成。

74LS00四2輸入與非門的邏輯電路芯片結(jié)構(gòu)及引腳1.常用的TTL集成門（1）TTL與非門74LS00內(nèi)含四個2輸入與非門，輯表達(dá)式為：74LS20內(nèi)含兩個4輸入與非門，邏輯表達(dá)式為：74LS20的引腳排列圖（2）TTL與門74LS08內(nèi)含四個2輸入與門，輯表達(dá)式為：Y=AB74LS08的引腳排列圖（3）TTL非門74LS04內(nèi)含6個非門，邏輯表達(dá)式為：74LS04的引腳排列圖（4）TTL或非門74LS02內(nèi)含四個2輸入或非門，輯表達(dá)式為：74LS02的引腳排列圖（5）TTL異或門74LS86內(nèi)含四個2輸入異或門，邏輯表達(dá)式為：74LS04的引腳排列圖（6）TTLOC門

OC門主要用途：（1）實現(xiàn)“線與”（2）驅(qū)動顯示（3）電平轉(zhuǎn)換返回74LS03內(nèi)含四個2輸入TTLOC門，輯表達(dá)式為：74LS03的引腳排列圖（7）三態(tài)輸出門（TSL門）控制端高電平有效的三態(tài)功能表EN（控制端）Y（輸出端）EN=1

（正常）EN=0Y呈高阻（懸空）

控制端低電平有效的三態(tài)功能表

（控制端）Y（輸出端）

（正常）Y呈高阻（懸空）三態(tài)輸出門的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，簡稱三態(tài)門。2、TTL集成門電路參數(shù)（1）輸出高電平UOH和輸出低電平UOL

UOH典型值3.6V,UOL典型值0.3V。對通用的TTL與非門，UOH≥2.4V，UOL≤0.4V。（2）閾值電壓UTH當(dāng)Ui＜UTH時，輸出高電平UOH保持不變；當(dāng)Ui＞UTH

后，輸出很快下降為低電平UOL并保持不變。（3）扇出系數(shù)N0與非門帶負(fù)載能力。對TTL與非門，N0≥8。（4）平均傳輸延遲時間tpd

TTL與非門的理想傳輸特性TTL與非門的傳輸延遲時間從輸入脈沖上升沿的50%處起到輸出脈沖下降沿的50%處止的時間稱為導(dǎo)通延遲時間tpd1。從輸入脈沖下降沿的50%處起到輸出脈沖上升沿的50%處止的時間稱為截止延遲時間tpd2。tpd1和tpd2的平均值稱為平均傳輸延遲時間tpd。它是表示門電路開關(guān)速度的一個參數(shù)。tpd越小，開關(guān)速度就越快，所以此值越小越好。在集成與非門中，TTL與非門的開關(guān)速度比較高。典型值是3～4ns。

ICCL是指輸出為低電平時，該電路從直流電源吸取的直流電流。ICCH是指輸出為高電平時，該電路從直流電源吸取的直流電流，通常ICCH＜ICCL。（5）輸出低電平時電源電流ICCL和輸出高電平時電源電流ICCH3.TTL集成門電路使用注意事項（1）TTL電路（OC門、三態(tài)門除外）的輸出端不允許并聯(lián)使用，也不允許直接與+5V電源或地線相連。（2）多余輸入端的處理或門、或非門等,多余輸入端不能懸空，只能接地。與門、與非門等,多余輸入端可以做如下處理：①懸空：相當(dāng)于接高電平；②與其他輸入端并聯(lián)使用：可增加電路的可靠性；③直接或通過電阻（100Ω～10KΩ）與電源相接以獲得高電平輸入。（3）電源濾波。一般可在電源的輸入端并接一個100μF的電容作為低頻濾波，在每塊集成電路電源輸入端接一個0.01～0.1μF的電容作為高頻濾波。（4）嚴(yán)禁帶電操作。電源濾波CMOS門電路是由N溝道增強(qiáng)型MOSFET和P溝道增強(qiáng)型MOSFET構(gòu)成的一種互補(bǔ)對稱場效應(yīng)管集成門。8.2.4

CMOS集成門（1）CMOS與非門

CD4011是一種常用的四2輸入與非門CD4011（四2輸入與非門）（2）CMOS反相器

CD40106是一種常用的六輸入反相器CD40106（六輸入反相器）1.常用CMOS集成門

CC4016模擬開關(guān)真值表控制端開關(guān)通道1導(dǎo)通0截止（3）CMOS傳輸門CC4016是4雙向模擬開關(guān)傳輸門CC4016的邏輯符號CC4016的引腳排列圖

（1）靜態(tài)功耗低（2）電源電壓范圍寬從3～18V均可正常工作。（3）抗干擾能力強(qiáng)

輸出高、低電平的差值大。（4）制造工藝較簡單。（5）集成度高，宜于實現(xiàn)大規(guī)模集成。（6）缺點是速度比74LS系列慢。2．CMOS門電路的主要特點(1)應(yīng)注意存放的環(huán)境,防止外來感應(yīng)電勢將柵極擊穿。(2)焊接時不能使用25W以上的電烙鐵,通常采用20W內(nèi)熱式烙鐵,并用帶松香的焊錫絲,焊接時間不宜過長,焊接量不宜過大。(3)CMOS集成門電路不用的輸入端,不允許懸空,必須按邏輯要求接VDD或VSS,否則不僅會造成邏輯混亂,而且容易損壞器件。輸出端不允許直接與VDD或VSS連接,否則將導(dǎo)致器件損壞。(4)VDD接電源正極,VSS接電源負(fù)極(通常接地),不允許反接,在接裝電路、插拔電路器件時,必須切斷電源,嚴(yán)禁帶電操作。(5)器件的輸入信號不允許超出電壓范圍,若不能保證這一點,則必須在輸入端串聯(lián)限流電阻,以起到保護(hù)作用。(6)所有測試儀器,外殼必須良好接地。若信號源需要換擋,則最好先將輸出幅度減到最小。3.CMOS集成門電路使用注意事項知識鏈接8.3不同類型集成門的接口

不同類型集成門電路在同一個數(shù)字電路系統(tǒng)中使用時，考慮門電路之間的連接問題。門電路在連接時，前者稱為驅(qū)動門，后者稱為負(fù)載門。驅(qū)動門必須能為負(fù)載門提供符合要求的高、低電平和足夠的輸入電流，具體條件是：驅(qū)動門負(fù)載門連接條件UOH

＞UIHUOL

＜UILIOH

＞IIHIOL

＞IILTTL系列和CMOS系列的參數(shù)比較參數(shù)TTL集成門CMOS集成門CT74SCT74LSCT74ASCT74ALS4000CC74HCCC74HCT電源電壓/V5555555UOH/V2.72.72.72.74.954.94.9UOL/V0.50.50.50.50.050.10.1IOH/mA-1-0.4-2-0.4-0.51-4-4IOL/mA2082080.5144UIH/V22223.53.52UIL/V0.80.80.80.81.51.00.8IIH/μA502020200.10.10.1IIL/mA-2-0.4-0.5-0.1-0.1×10-30.1×10-30.1×10-3tpd/ns39.533.54588P/mW19281.25×10-33×10-33×10-3fmax/(MHz)13050230100550508.3.1TTL集成門電路驅(qū)動CMOS集成門電路TTL驅(qū)動CMOS的接口電路8.3.2CMOS集成門電路驅(qū)動TTL集成門電路CMOS驅(qū)動TTL的接口電路

通過比較TTL系列和CMOS系列的有關(guān)參數(shù)可知兩者電壓顯然不符合要求，所以不能直接相接，可以采用如圖所示的方法實現(xiàn)電平匹配。1.邏輯代數(shù)是分析和設(shè)計邏輯電路的重要工具。邏輯變量是一種二值變量,只能取值0和1,僅用來表示兩種截然不同的狀態(tài)。2.基本邏輯運算有與運算、或運算和非運算3種。常用的導(dǎo)出邏輯運算有與非運算、或非運算、與或非運算及同或運算,利用這些簡單的邏輯關(guān)系可以組合成復(fù)雜邏輯運算。3.邏輯函數(shù)有4種常用的表示方法,分別是真值表、邏輯表達(dá)式、卡諾圖、邏輯電路圖。它們之間可以相互轉(zhuǎn)換,在邏輯電路的分析和設(shè)計中會經(jīng)常用到這些方法。4.最基本的門電路有與門、或門和非門。在數(shù)字電路中,常用的門電路有與非門、或非門、與或非門、異或門、三態(tài)門等。門電路是組成各種復(fù)雜邏輯電路的基礎(chǔ)。5.在使用集成門時,未被使用的閑置輸入端應(yīng)注意正確連接。對于與非門,閑置輸入端可通過上拉電阻接正電源,也可和已用的輸入端并聯(lián)使用;對于或非門,閑置輸入端可直接接地,也可和已用的輸入端并聯(lián)使用。知識小結(jié)Thanks電子表決器的設(shè)計與制作9目項目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.會識別和測試常用TTL、CMOS集成電路產(chǎn)品。2.能完成電子表決器的設(shè)計與制作。掌握邏輯函數(shù)的化簡;了解組合邏輯電路的分析步驟,掌握組合邏輯電路的分析方法,了解組合邏輯電路的設(shè)計步驟;初步掌握用小規(guī)模集成電路(SSI)設(shè)計組合邏輯電路的方法。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)電子產(chǎn)品創(chuàng)新的專業(yè)能力。2.提高學(xué)生的自我認(rèn)知,提升學(xué)生自主學(xué)習(xí)、合作探究、溝通協(xié)作的職業(yè)精神。工作任務(wù)設(shè)計一個A、B、C、D四人表決器的邏輯電路。當(dāng)表決某個提案時,多數(shù)人(三人以上)同意,提案通過。要求用與非門實現(xiàn)。1.實訓(xùn)目標(biāo)

（1）掌握四人表決器的設(shè)計方法。

（2）能借助資料讀懂集成電路的型號,明確各引腳功能。（3）了解數(shù)字集成電路的檢測方法。

（1）各小組制訂工作計劃。（2）分析四人表決器的邏輯要求,列出真值表。（3）由真值表寫出邏輯表達(dá)式并化簡。（4）畫出邏輯電路圖。（5）畫出裝配圖,列出所需元器件的清單。（6）完成四人表決器電路的安裝和功能檢測。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.實訓(xùn)設(shè)備與元器件

實訓(xùn)設(shè)備：數(shù)字電路實驗裝置1臺。實訓(xùn)器件：雙四輸入與非門74LS203片4.安裝與調(diào)試

(1)根據(jù)四人表決器的邏輯電路圖,畫出裝配圖。(2)根據(jù)裝配圖完成電路的安裝。(3)對比引導(dǎo)問題設(shè)計的真值表,驗證四人表決器的邏輯功能。5.評價反饋

評分表(與項目1任務(wù)工單的評分表一樣)。大多數(shù)情況下,由真值表寫出的邏輯表達(dá)式,以及由此畫出的邏輯電路圖往往比較復(fù)雜。如果可以化簡邏輯函數(shù),就可以使對應(yīng)的邏輯電路變得簡單,所用器件減少,電路的可靠性也因此而提高。邏輯函數(shù)的化簡有兩種方法,分別是公式化簡法和卡諾圖化簡法。

9.1邏輯函數(shù)的化簡方法知識鏈接1．吸收法

吸收法是利用的A+AB=A公式，消去多余的項。例9.1化簡函數(shù)Y=解：Y=AB+AB(C+D)

=AB(1+C+D)

=AB2．并項法

利用

公式，消去多余的因子。例9.3化簡函數(shù)

利用

將兩項并為一項，消去一個變量。例9.2化簡函數(shù)Y=+。解：Y=+==3．消去法解：9.1.1公式化簡法4．配項法

利用

，

公式，增加必要的乘積項，再用并項或吸收的辦法化簡例9.4化簡函數(shù)+++（1）最小項

如果一個函數(shù)的某個乘積項包含了函數(shù)的全部變量，其中每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個乘積項稱為該函數(shù)的一個標(biāo)準(zhǔn)積項，通常稱為最小項。n個變量的最小項有2n個。例如：3個變量A、B、C可組成8個最小項：1．基本概念

卡諾圖是邏輯函數(shù)的圖解化簡法。它克服了公式化簡法對最終結(jié)果難以確定的缺點，卡諾圖化簡法具有確定的化簡步驟，能比較方便地獲得邏輯函數(shù)的最簡與或式。9.1.2卡諾圖化簡法（2）最小項表達(dá)式

若一個邏輯表達(dá)式中的每個乘積項都是最小項,則稱該邏輯表達(dá)式為最小項表達(dá)式(又稱標(biāo)準(zhǔn)與或式)。任意一種形式的邏輯表達(dá)式都可以利用基本定律和配項法化為最小項表達(dá)式,并且最小項表達(dá)式是唯一的。例9.5把化成最小項表達(dá)式。L是四變量的邏輯函數(shù)，但每個乘積項中都缺少一個變量，將每個乘積項利用配項法把變量補(bǔ)足為4個變量。（3）相鄰最小項。

若兩個最小項中只有一個變量為互反變量,其余變量均相同,則稱這樣的兩個最小項為邏輯相鄰,并把它們稱為相鄰最小項,簡稱相鄰項。例如,和,其中的C和C互為反變量,其余變量()都相同。

（4）最小項卡諾圖：用2n個小方格對應(yīng)n個變量的2n個最小項，并且使邏輯相鄰的最小項在幾何位置上也相鄰，按這樣的相鄰要求排列起來的方格圖，叫做n個輸入變量的最小項卡諾圖，又稱最小項方格圖。2.用卡諾圖表示邏輯函數(shù)邏輯函數(shù)中的變量數(shù)，畫出變量最小項卡諾圖將邏輯函數(shù)表達(dá)式所包含的各最小項，在相應(yīng)的小方格中填以1（稱為讀入、寫入）,在其余的小方格內(nèi)填0或不填。（1）已知邏輯函數(shù)式的標(biāo)準(zhǔn)與或表達(dá)式,畫邏輯函數(shù)卡諾圖例9.6邏輯函數(shù)試畫出的卡諾圖。（1）已知邏輯函數(shù)式的標(biāo)準(zhǔn)與或表達(dá)式,畫邏輯函數(shù)卡諾圖例9.6邏輯函數(shù)試畫出L的卡諾圖。解：這是一個4變量邏輯函數(shù)。

畫出四變量最小項卡諾圖，如圖9.2所示。

填卡諾圖。把邏輯函數(shù)式中的8個最小項對應(yīng)的方格中填入1，其余不填。

（2）已知邏輯函數(shù)的一般表達(dá)式，畫邏輯函數(shù)卡諾圖當(dāng)已知邏輯函數(shù)為一般表達(dá)式時，可先將其化成標(biāo)準(zhǔn)與或式，再畫出卡諾圖。但這樣做往往很麻煩，實際上只需把邏輯函數(shù)式展開成與或式就行了，再根據(jù)與或式每個與項的特征直接填卡諾圖。具體方法是：把卡諾圖中含有某個與項各變量的方格均填入1，直到填完邏輯式的全部與項。例9.7已知，試畫出Y的卡諾圖。解：①先把邏輯式展開成與或式：②畫出4變量最小項卡諾圖，③根據(jù)與或式中的每個與乘積項，填卡諾圖。如圖9.3所示。圖9.3

例9.7卡諾圖

（3）已知邏輯函數(shù)真值表，畫出卡諾圖例9.8已知邏輯函數(shù)Y的真值表如表9.2所示，試畫出Y的卡諾圖。解：①畫出3變量最小項卡諾圖，②將真值表中Y=1對應(yīng)的最小項m0，m2，m4，m6在卡諾圖中相應(yīng)的方格里填入1，其余的方格不填。如圖9.4所示。表9.2例9.8真值表A

BCY0

0

000101001110010111011110101010圖9.4

例9.8卡諾圖3．利用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù)式，其原理是利用卡諾圖的相鄰性，對相鄰最小項進(jìn)行合并，消去互反變量，以達(dá)到化簡的目的。2個相鄰最小項合并，可以消去1個變量；4個相鄰最小項合并，可以消去2個變量；把2n個相鄰最小項合并，可以消去n個變量?；嗊壿嫼瘮?shù)式的步驟和規(guī)則如下：

（1）畫出邏輯函數(shù)的卡諾圖。

（2）圈卡諾圈，合并最小項，沒有可合并的方格可單獨畫圈。由于卡諾圖中，相鄰的兩個方格所代表的最小項只有一個變量取不同的形式，所以利用公式，可以將這樣的兩個方格合并為一項，并消去那個取值不同的變量?？ㄖZ圖化簡正是依據(jù)此原則尋找可以合并的最小項，然后將其用圈圈起來，稱為卡諾圈，畫卡諾圈的原則是：①能夠合并的最小項必須是2n個，即2、4、8、16……②能合并的最小項方格必須排列成方陣或矩陣形式。③畫卡諾圈時能大則大，卡諾圈的個數(shù)能少則少。④畫卡諾圈時，各最小項可重復(fù)使用，但每個卡諾圈中至少有一個方格沒有被其他圈圈過。包含兩個方格的卡諾圈，可以消去一個取值不同的變量；包含4個方格的卡諾圈，可以消去2個取不同值的變量，依此類推。可以寫出每個卡諾圈簡化后的乘積項。（3）把每個卡諾圈作為一個乘積項，將各乘積項相加就是化簡后的與或表達(dá)式。例9.9利用卡諾圖化簡。解：①畫出邏輯函數(shù)的卡諾圖，②圈卡諾圈，合并最小項。如上圖所示。根據(jù)“圈要盡量畫得大，圈的個數(shù)要盡量少”的原則畫圈，可畫兩個圈，如圖中虛線框所示。

③寫出每個卡諾圈對應(yīng)的乘積項,分別是和。④將各乘積項相加就是化簡后的與或表達(dá)式：

在利用卡諾圖化簡邏輯函數(shù)的過程中，第②步是關(guān)鍵，應(yīng)特別注意卡諾圈不要畫錯。例9.10利用卡諾圖化簡函數(shù)Y(A,B,C,D)=(0,1,4,6,9,10,11,12,13,14,15)解：①畫出邏輯函數(shù)的卡諾圖，②圈卡諾圈，合并最小項。③寫出每個卡諾圈對應(yīng)的乘積項，分別是AC、AD、、。④將各乘積項相加就是化簡后的與或表達(dá)式：Y=AC+AD++9.2組合邏輯電路的分析與設(shè)計知識鏈接9.2.1組合邏輯電路概述在實際應(yīng)用中,為了實現(xiàn)各種不同的邏輯功能,可以將門電路組合起來,構(gòu)成各種組合邏輯電路。組合邏輯電路是無反饋連接的電路,沒有記憶單元,其任意時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài),而與電路原有的狀態(tài)無關(guān)。9.2.2組合邏輯電路的分析組合邏輯電路的分析主要是根據(jù)給定的組合邏輯電路圖,找出輸出信號與輸入信號間的關(guān)系,從而確定它的邏輯功能。具體分析步驟如下。(1)根據(jù)給定的邏輯電路圖寫出輸出邏輯表達(dá)式。一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達(dá)式,從而寫出整個邏輯電路的輸出對輸入變量的邏輯表達(dá)式。必要時,可進(jìn)行化簡,求出最簡輸出邏輯表達(dá)式。(2)列出邏輯函數(shù)的真值表。將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯表達(dá)式,求出相應(yīng)的輸出狀態(tài),并填入表中,即得真值表。(3)分析邏輯功能。通常通過分析真值表的特點來說明電路的邏輯功能。以上分析步驟可用如圖9.7所示的框圖描述。

例9.11分析下圖所示邏輯電路的功能。解：(1)寫出輸出邏輯函數(shù)式ABCYY1YY1電路圖表達(dá)式化為最小項表達(dá)式111011101001110010100000YCBA輸出輸入00000101001100111111電路圖表達(dá)式化為最小項表達(dá)式真值表真值表確定電路功能111011101001110010100000YCBA輸出輸入00000101001100111111

A、B、C三個輸入變量中，有奇數(shù)個1時，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗電路。最后一步大功告成！舉一反三根據(jù)化簡后的邏輯函數(shù)表達(dá)式，畫出邏輯電路圖電路圖表達(dá)式返回比較9.2.3組合邏輯電路的設(shè)計問題提出真值表邏輯表達(dá)式化簡邏輯電路圖原來設(shè)計是分析的逆過程呀！返回例9.12設(shè)計一個A、B、C三人表決電路。當(dāng)表決某個提案時，多數(shù)人同意，提案通過，同時A具有否決權(quán)。用與非門實現(xiàn)。解：(1)分析設(shè)計要求，列出真值表設(shè)A、B、C

三人表決同意提案時用1表示，不同意時用0表示；Y表示表決結(jié)果，提案通過用1表示，通不過用0表示，同時還應(yīng)考慮A具有否決權(quán)。可得真值表如右。111011101001110010100000YCBA輸出輸入0000000011111111110(2)將輸出邏輯表達(dá)式化簡后,變換為與非表達(dá)式Y(jié)=AC+ABABC0100011110

1

1

1

0

0

0

0

0=AC+AB=AC·AB(3)根據(jù)輸出邏輯函數(shù)畫邏輯電路圖YABC1.組合邏輯電路是由各種門電路組成的沒有記憶功能的電路。它在邏輯功能上的特點是其任意時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài),而與電路原有狀態(tài)無關(guān)。2.組合邏輯電路的分析方法是根據(jù)給定的組合邏輯電路圖,找出輸出信號與輸入信號間的關(guān)系,從而確定它的邏輯功能。具體分析步驟如下。

3.組合邏輯電路的設(shè)計方法是根據(jù)給出的實際問題求出能實現(xiàn)這一邏輯要求的最簡邏輯電路。具體設(shè)計步驟如下。知識小結(jié)Thanks一位十進(jìn)制加法計算器的設(shè)計與制作10目項目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.能借助資料讀懂集成電路的型號,明確各引腳功能。2.能完成一位十進(jìn)制加法計算器邏輯電路的設(shè)計與制作。了解編碼器、譯碼器、常用數(shù)字顯示器、顯示譯碼器、加法器的邏輯功能和主要用途;掌握編碼器、譯碼器、常用數(shù)字顯示器、顯示譯碼器、加法器的基本應(yīng)用;初步掌握一位十進(jìn)制加法計算器邏輯電路的設(shè)計方法。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)創(chuàng)新意識及邏輯思維能力。2.培養(yǎng)資料收集、整理能力。一位十進(jìn)制加法計算器的編碼電路工作任務(wù)1.實訓(xùn)目標(biāo)

（1）能借助資料讀懂集成電路的型號,明確引腳及其功能。

（2）掌握一位十進(jìn)制加法計算器邏輯電路的設(shè)計與制作方法。（3）掌握常用中規(guī)模集成電路編碼器、加法器、顯示譯碼器、移位寄存器的正確使用方法。

（1）各小組制訂工作計劃。（2）完成一位十進(jìn)制加法計算器邏輯電路的設(shè)計。（3）畫出裝配圖。（4）完成電路所需元器件的購買與檢測。（5）根據(jù)裝配圖安裝一位十進(jìn)制加法計算器邏輯電路。（6）完成一位十進(jìn)制加法計算器邏輯電路的功能檢測和故障排除。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.實訓(xùn)設(shè)備與元器件

實訓(xùn)設(shè)備：數(shù)字電路實驗裝置1臺實訓(xùn)器件：顯示譯碼器CC45112片；BCD碼加法器CC145601片；移位寄存器CC401942片；BCD碼優(yōu)先編碼器74LS1471片；四2輸入與門74LS081片；六非門CC40691片；BS202LED顯示器2個。4.安裝與調(diào)試

(1)檢測與查閱器件。用數(shù)字集成電路測試儀檢測所用的集成電路。通過查閱集成電路手冊,標(biāo)出電路圖中各集成電路輸入、輸出端的引腳編號。(2)根據(jù)圖10.2、圖10.3、圖10.4,畫出完整的一位十進(jìn)制加法計算器電路安裝布線圖。(3)根據(jù)裝配圖完成電路的安裝。先在實訓(xùn)電路板上插接好IC器件。在插接器件時,要注意IC芯片的豁口方向(都朝左側(cè)),同時保證IC引腳與插座接觸良好,引腳不能彎曲或折斷。指示燈的正、負(fù)極不能接反。在通電前先用萬用表檢查各IC的電源接線是否正確。(4)功能驗證。6.評價反饋

評分表(與項目1任務(wù)工單的評分表一樣)。知識鏈接10.1.1數(shù)制數(shù)制是一種計數(shù)的方法,它是進(jìn)位計數(shù)制的簡稱。數(shù)制所用的數(shù)字符號叫作數(shù)碼,某種數(shù)制所用數(shù)碼的個數(shù)稱為基數(shù)。10.1數(shù)制與編碼數(shù)碼為：0~9；基數(shù)是10。進(jìn)位規(guī)則：逢十進(jìn)一，借一當(dāng)十十進(jìn)制數(shù)的權(quán)展開式：1.十進(jìn)制6

3

4

16×１０３＝6０００3×１０２＝3００4×１０１＝4０1×１００＝1

＝6341103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(6341)10＝6×103

＋3×102＋4×101＋1×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－22.二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進(jìn)一,借一當(dāng)二，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0·

0=0，0·

1=0，1·

0=0，1·1=1運算規(guī)則各數(shù)位的權(quán)是２的冪

二進(jìn)制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應(yīng)的運算電路也容易實現(xiàn)。數(shù)碼為：0~7；基數(shù)是8。運算規(guī)律：逢八進(jìn)一，借一當(dāng)八，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103.八進(jìn)制4.十六進(jìn)制數(shù)碼為：0~9、A~F；基數(shù)是16。運算規(guī)律：逢十六進(jìn)一，借一當(dāng)十六，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪用按權(quán)展開求和法。例10.1將二進(jìn)制數(shù)(10101)2

轉(zhuǎn)換成十進(jìn)制數(shù)。解:只要將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可,得1.各種進(jìn)制轉(zhuǎn)換成十進(jìn)制10.1.2不同數(shù)制之間的轉(zhuǎn)換2.十進(jìn)制轉(zhuǎn)換為二進(jìn)制采用的方法—

基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換。整數(shù)部分用“除2取余,后余先讀”法，小數(shù)部分用“乘2取整,前整先讀”法。（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。3.二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。=011111100.010110(374.26)84.二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。

用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。

數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。

二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的0—9十個數(shù)碼。簡稱BCD碼。10.1.3編碼知識鏈接10.2.1.二進(jìn)制編碼器用n位二進(jìn)制代碼對2n個信號進(jìn)行編碼的電路就是二進(jìn)制編碼器。10.2編碼器輸入：I0～I(xiàn)78個高電平信號，輸出：3位二進(jìn)制代碼Y2Y1Y0。故也稱為8線－3線編碼器。特點：輸入I0～I(xiàn)7當(dāng)中只允許一個輸入變量有效，即取值為1（高電平有效）。（1）三位二進(jìn)制普通編碼器74LS148優(yōu)先編碼器引腳排列圖及邏輯符號將十進(jìn)制數(shù)的0~9編成二進(jìn)制代碼的電路就是二-十進(jìn)制編碼器。下面以8421BCD碼74LS147優(yōu)先編碼器為例加以介紹。圖10.7所示為74LS147優(yōu)先編碼器引腳排列圖及邏輯符號,74LS147優(yōu)先編碼器的功能真值表如表10.6所示。10.2.2

二-十進(jìn)制編碼器圖10.7

74LS147優(yōu)先編碼器知識鏈接譯碼是編碼的逆過程，就是將編碼時二進(jìn)制代碼中所含的原意翻譯出來,實現(xiàn)譯碼功能的電路稱為譯碼器。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器。10.3.1二進(jìn)制譯碼器二進(jìn)制譯碼器輸入的是二進(jìn)制代碼,輸出的是一系列與輸入代碼對應(yīng)的信息。10.3

譯碼器圖10.8

74LS138譯碼器變量的每個輸出端都表示一個最小項，利用這個特點，可以實現(xiàn)邏輯函數(shù)。用一個3線-8線譯碼器實現(xiàn)函數(shù)當(dāng)3線-8線譯碼器的E1接+5V,E2A和E2B接地時。得到對應(yīng)的輸出Y：[知識拓展]3線-8線譯碼器的特別應(yīng)用若將輸入變量A、B、C分別代替A2、A1、A0,則可到函數(shù)000100010000000將4位二-十進(jìn)制代碼翻譯成1位十進(jìn)制數(shù)字的電路就是二-十進(jìn)制譯碼器。這種譯碼器有4個輸入端、10個輸出端,又稱4線-10線譯碼器。常用的集成的型號有74LS145和74LS42。圖10.9所示。10.3.2

二－十進(jìn)制譯碼器圖10.9

74LS42譯碼器二－十進(jìn)制譯碼器74LS42邏輯函數(shù)式二－十進(jìn)制譯碼器74LS42的真值表由于二進(jìn)制譯碼器的輸出為輸入變量的全部最小項,即每個輸出對應(yīng)一個最小項,而任意一個邏輯函數(shù)都可變換為最小項之和的標(biāo)準(zhǔn)式,因此用譯碼器和門電路可實現(xiàn)任意單輸出或多輸出的組合邏輯函數(shù)。10.3.3譯碼器的應(yīng)用知識鏈接在數(shù)字系統(tǒng)中,往往要求把測量和運算的結(jié)果直接用十進(jìn)制數(shù)顯示出來,以便人們觀測、查看,這一任務(wù)由數(shù)字顯示電路實現(xiàn)。數(shù)字顯示電路由譯碼器、驅(qū)動器及數(shù)字顯示器件組成,通常譯碼器和驅(qū)動器集成在一塊芯片中,簡稱顯示譯碼器。10.4數(shù)字顯示電路1.發(fā)光二極管顯示器圖10.11

發(fā)光二極管顯示器的結(jié)構(gòu)10.4.1.數(shù)碼顯示器件2.液晶顯示器液晶顯示器是用液態(tài)晶體材料制作的,這種材料在常溫下既有液態(tài)的流動性,又有固態(tài)的某些光學(xué)性質(zhì)。利用液晶在電場作用下產(chǎn)生光的散射或偏光作用原理,便可實現(xiàn)數(shù)字顯示。液晶顯示器最大的優(yōu)點是電源電壓低和功耗低,電源電壓為1.5~5V,電流在μA量級,它是各類顯示器中功耗最低的,可直接用CMOS集成電路驅(qū)動。同時它的制造工藝簡單、體積小而薄,特別適用于小型數(shù)字儀表。液晶顯示器近幾年發(fā)展迅速,開始出現(xiàn)高清晰度、大屏幕顯示的液晶器件?？梢哉f,液晶顯示器是具有廣泛應(yīng)用前景的顯示器件。

3.等離子體顯示板等離子體顯示板是一種較大的平面顯示器件,采用外加電壓使氣體放電發(fā)光,并借助放電點的組合形成數(shù)字圖形。等離子體顯示板的結(jié)構(gòu)類似液晶顯示器,但兩平行板間的物質(zhì)是惰性氣體。這種顯示器件工作可靠、發(fā)光亮度大,常用于大型活動場所。中國在等離子體顯示板應(yīng)用方面已經(jīng)取得了巨大成功。顯示譯碼器將BCD碼譯成數(shù)碼管所需的相應(yīng)高、低電平信號,使數(shù)碼管顯示BCD碼所表示的對應(yīng)十進(jìn)制數(shù)。顯示譯碼器的種類和型號很多,現(xiàn)以74LS48和CC4511為例分別介紹。10.4.2顯示譯碼器圖10.12

74LS48顯示譯碼器知識鏈接加法器是實現(xiàn)二進(jìn)制加法運算的邏輯器件,是計算機(jī)系統(tǒng)中最基本的運算器,計算機(jī)進(jìn)行的各種算術(shù)運算(如加、減、乘、除)都要轉(zhuǎn)化為加法運算。加法器又分為半加器和全加器。10.5加法器輸入輸出ABSOCO00010110001001半加器真值表半加器不考慮來自低位，而只考慮本位的兩個數(shù)相加的加法運算，稱為半加，能實現(xiàn)半加運算的電路稱為半加器。10.5.1半加器兩個一位二進(jìn)制數(shù)A和B相加時，若還要考慮從低位來的進(jìn)位的加法，則稱為全加，完成全加功能的電路稱為全加器。10.5.2全加器全加器真值表輸入輸出ABCISOCO0000010100111001011101110010100110010111圖10.15

全加器1.串行進(jìn)位加法器串行進(jìn)位加法器的邏輯電路比較簡單，但它的運算速度不高。因為最高位的運算一定要等到所有低位的運算完成，并將進(jìn)位送到后才能進(jìn)行。1個全加器只能實現(xiàn)1位二進(jìn)制數(shù)的加法運算,如果把N個全加器組合起來,就能實現(xiàn)N位二進(jìn)制數(shù)的加法運算。實現(xiàn)多位二進(jìn)制數(shù)相加運算的電路稱為多位加法器。在構(gòu)成多位加法器電路時,按進(jìn)位方式不同,分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。10.5.3.多位加法器2.超前進(jìn)位加法器在作加法運算的同時，利用快速進(jìn)位電路把各位的進(jìn)位也算出來，從而加快了運算速度。中規(guī)模集成電路74LS283和CD4008就是具有這種功能的超前進(jìn)位加法器，這種組件結(jié)構(gòu)復(fù)雜3.加法器的級聯(lián)一片74LS283只能完成4位二進(jìn)制數(shù)的加法運算,如果要進(jìn)行更多位數(shù)的計算,可以把若干片74LS283級聯(lián)起來,構(gòu)成更多位數(shù)的加法器電路。圖10.19

用兩片74LS283構(gòu)成的8位加法器的電路知識鏈接寄存器具有接收、存放及傳送數(shù)碼的功能。一般用來暫存中間運算結(jié)果，存儲時間短、容量小。移位寄存器除了具有存儲代碼的功能以外，還具有移位功能，即寄存器存儲的代碼能在移位脈沖的作用下依次左移或右移。移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串行→并行轉(zhuǎn)換、數(shù)值的運算以及數(shù)據(jù)處理等。10.6寄存器CC40194或74LS194為4位雙向通用移位寄存器，其管腳排列如圖所示CC40194有5種不同操作模式：即并行送數(shù)寄存，右移（方向由Q0→Q3），左移（方向由Q3→Q0），保持及清零。M1、M0和端的控制作用如表所示。表10.13CC40194移位寄存器功能表輸入輸出M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3清零0×××××××××0000保持1××0××××××Q0Q1Q2Q3100×并行送數(shù)寄存111↑××d0d1d2d3d0d1d2d3右移101↑×0××××0Q0Q1Q2101↑×11Q0Q1Q2左移110↑0×××××Q1Q2Q30110↑1×Q1Q2Q311.編碼器、譯碼器、顯示譯碼器、加法器等是常用的中規(guī)模集成邏輯部件。2.編碼器將輸入的電平信號編成二進(jìn)制代碼,而譯碼器的功能和編譯器正好相反,將輸入的二進(jìn)制代碼譯成相應(yīng)的電平信號。3.顯示譯碼器按輸出電平高低可分為高電平有效和低電平有效兩種。輸出低電平有效的顯示譯碼器(如74LS47、74LS247)配接共陽極發(fā)光數(shù)碼管;輸出高電平有效的顯示譯碼器(如74LS48、74LS248、CC4511等)配接共陰極發(fā)光數(shù)碼管。4.不考慮來自低位,只考慮本位的兩個數(shù)相加的加法運算,稱為半加;考慮從低位來的進(jìn)位的加法,則稱為全加。串行進(jìn)位加法器電路比較簡單,但它的運算速度不高;采用超前進(jìn)位加法器可提高運算速度。知識小結(jié)Thanks故障監(jiān)測報警電路的制作11目項目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識拓展知識小結(jié)1.能借助資料讀懂常用中規(guī)模集成電路產(chǎn)品的型號,明確各引腳功能。2.能完成電動機(jī)運行故障監(jiān)測報警電路的制作。3.會用中規(guī)模集成電路設(shè)計組合邏輯電路。了解數(shù)據(jù)選擇器、數(shù)據(jù)分配器等中規(guī)模集成電路的邏輯功能和主要用途;熟悉數(shù)據(jù)選擇器、數(shù)據(jù)分配器的基本應(yīng)用;初步掌握用中規(guī)模集成電路設(shè)計組合邏輯電路的方法;了解大規(guī)模集成組合邏輯電路的結(jié)構(gòu)和工作原理。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)嚴(yán)謹(jǐn)治學(xué)、安全規(guī)范等職業(yè)素養(yǎng)。2.培養(yǎng)工作責(zé)任心與職業(yè)道德。工作任務(wù)某車間有3臺電動機(jī),要求設(shè)計一個故障監(jiān)測報警電路對3臺電動機(jī)的工作狀態(tài)進(jìn)行監(jiān)測。使用發(fā)光二極管顯示監(jiān)測結(jié)果:①綠色發(fā)光二極管亮,表示3臺電動機(jī)都正常工作;②黃色發(fā)光二極管亮,表示有1臺電動機(jī)出現(xiàn)故障;③紅色發(fā)光二極管亮,表示有2臺及以上電動機(jī)出現(xiàn)故障。請你完成電動機(jī)故障監(jiān)測報警電路的設(shè)計、制作與調(diào)試。1.實訓(xùn)目標(biāo)

（1）增強(qiáng)專業(yè)意識,培養(yǎng)良好的職業(yè)道德和職業(yè)習(xí)慣。

（2）能借助資料讀懂集成電路的型號,明確各引腳功能。（3）了解數(shù)字集成電路的設(shè)計方法。（4）掌握故障監(jiān)測報警電路的制作方法。

（1）各小組制訂工作計劃。（2）識別故障監(jiān)測報警電路原理圖,明確元器件連接和電路連線。（3）畫出故障監(jiān)測報警電路的裝配圖。（4）完成故障監(jiān)測報警電路所需元器件的購買與檢測。（5）根據(jù)裝配圖制作故障監(jiān)測報警電路。（6）完成故障監(jiān)測報警電路的功能驗證和故障排除。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.實訓(xùn)電路與說明電路說明:假設(shè)3臺電動機(jī)的工作狀態(tài)分別用邏輯變量A、B、C表示,A=1表示第1臺電動機(jī)工作正常,A=0表示第1臺電動機(jī)出現(xiàn)故障;B=1表示第2臺電動機(jī)工作正常,B=0表示第2臺電動機(jī)出現(xiàn)故障;C=1表示第3臺電動機(jī)工作正常,C=0表示第3臺電動機(jī)出現(xiàn)故障。本電路有3個輸出,分別為L1——綠色發(fā)光二極管狀態(tài);L2——黃色發(fā)光二極管狀態(tài);L