微機(jī)系統(tǒng)原理與接口第3章.ppt

第 3 章 存儲器及其組成設(shè)計,在現(xiàn)代計算機(jī)中,存儲器處于全機(jī)中心地位,3.1 概述,存儲器,復(fù)習(xí)：存儲器各個概念之間的關(guān)系,存儲單元,存儲元,存儲體,1. 存儲容量（Memory Capacity ） 存儲器由若干“存儲單元”組成，每一單元存放一個“字節(jié)”的信息,1字節(jié)（Byte)即為8位二進(jìn)制數(shù) 2字節(jié)即為1個“字”(word) 4字節(jié)即為1個“雙字”(Dword),1K容量為1024個單元 1M=1024K=1024*1024單元 1G=1024M 1T=1024G,10000101,一.計算機(jī)系統(tǒng)存儲器的主要性能指標(biāo),2. 存取時間（Memory Access Time） 3存儲周期 (Memory Cycle Time) 4可靠性 （Reliability） 5功耗與集成度（Power Loss and Integration Level） 6性能價格比(Cost Performance) 7存取寬度 (Access Width),二.存儲器分類:,1. 按存儲介質(zhì)分 半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。 磁表面存儲器：用磁性材料做成的存儲器。 2. 按存儲方式分 隨機(jī)存儲器：任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取 時間和存儲單元的物理位置無關(guān)。 順序存儲器：只能按某種順序來存取，存取時間和存儲單元 的物理位置有關(guān)。,3. 按存儲器的讀寫功能分 只讀存儲器(ROM)：存儲的內(nèi)容是固定不變的，只能讀出而 不能寫入的半導(dǎo)體存儲器。 隨機(jī)讀寫存儲器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲器。 4. 按信息的可保存性分 非永久記憶的存儲器：斷電后信息即消失的存儲器。 永久記憶性存儲器：斷電后仍能保存信息的存儲器。,5. 按在計算機(jī)系統(tǒng)中的作用分 根據(jù)存儲器在計算機(jī)系統(tǒng)中所起的作用，可分為: 主存儲器、輔助存儲器、高速緩沖存儲器、 控制存儲器等。,半導(dǎo)體存儲器,內(nèi)存條:由于動態(tài)RAM集成度高，價格較便宜，在微機(jī)系統(tǒng)中使用的動態(tài)RAM組裝在一個條狀的印刷板上。系統(tǒng)配有動態(tài)RAM刷新控制電路，不斷對所存信息進(jìn)行“再生”。,1. RAM：隨機(jī)存儲器,是“內(nèi)存”的重要組成部分，CPU執(zhí)行指令可對其進(jìn)行“讀”、“寫” 操作。 靜態(tài)RAM：集成度低，信息穩(wěn)定，讀寫速度快。 動態(tài)RAM：集成度高，容量大，缺點是信息存儲不穩(wěn)定，只能保持幾個毫秒，為此要不斷進(jìn)行“信息再生”，即進(jìn)行 “刷新”操作。,2.ROM:只讀存儲器， 所存信息只能讀出,不能寫入。,4.高速緩沖存儲器Cache: Cache位于CPU與主存儲器之間，由高速靜態(tài)RAM組成。容量較小，為提高整機(jī)的運(yùn)行速度而設(shè)置, 應(yīng)用程序不能訪問Cache，CPU內(nèi)部也有Cache。,3.ROM / EPROM在微機(jī)系統(tǒng)中的應(yīng)用: 存放“基本輸入/輸出系統(tǒng)程序”(簡稱BIOS)。 BIOS是計算機(jī)最底層的系統(tǒng)管理程序,操作系統(tǒng)和用戶程序均可調(diào)用。,5.閃速存儲器,什么是閃速存儲器？,Flash Memory 閃速存儲器是一種高密度、非易失性的讀/寫半導(dǎo)體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有存儲器的特性。,特點：,固有的非易失性 (2) 廉價的高密度 (3) 可直接執(zhí)行 (4) 固態(tài)性能,閃速存儲器的工作原理,電擦除和重新編程能力 閃速存儲器是在EPROM功能基礎(chǔ)上增加了電路的電擦 除和重新編程能力。28F256A引入一個指令寄存器來實 現(xiàn)這種功能。其作用是： (1)保證TTL電平的控制信號輸入； (2)在擦除和編程過程中穩(wěn)定供電； (3)最大限度的與EPROM兼容。, 采用并行操作方式 -雙端口存儲器,芯片技術(shù) 研究開發(fā)高性能芯片技術(shù)，如： DRAMFPMDEDO EDRAMCDRAMSDRAMRambusDRAM。,6.高速存儲器, 采用并行主存儲器,提高讀出并行性 -多模塊交叉存儲器, 主存儲器采用更高速的技術(shù)來縮短存儲器的讀出時間,-相聯(lián)存儲器,(2) 結(jié)構(gòu)技術(shù),由于CPU和主存儲器在速度上不匹配，限制了高速計算。 為了使CPU不至因為等待存儲器讀寫操作的完成而無事可做，可以采取一些加速CPU和存儲器之間有效傳輸?shù)奶厥獯胧?1. 存儲體 一個基本存儲電路只能存儲一個二進(jìn)制位。 將基本的存儲電路有規(guī)則地組織起來，就是存儲體。 存儲體又有不同的組織形式： 將各個字的同一位組織在一個芯片中，如：8118 16K*1（DRAM） 將各個字的 4位 組織在一個芯片中， 如：2114 1K*4 （SRAM） 將各個字的 8位 組織在一個芯片中， 如：6116 2K*8 （SRAM）。 2. 外圍電路 為了區(qū)別不同的存儲單元，就給他們各起一個號給于不同的地 址，以地址號來選擇不同的存儲單元。 于是電路中要有 地址譯碼器、I/O電路、片選控制端CS、輸出緩沖 器 等外圍電路,三. 存儲器（芯片）結(jié)構(gòu)與存儲原理,故： 存儲器（芯片） = 存儲體 + 外圍電路,3. 存儲原理,小 園 點：存儲空間，每一個都有一個唯一的地址線同它相連（bit) 地址譯碼器：接收到地址總線送來的地址數(shù)據(jù)之后，它會根據(jù)這個數(shù)據(jù)定位CPU想要調(diào)用的數(shù)據(jù)所在的位置，然后數(shù)據(jù)總線就會把其中的數(shù)據(jù)傳送到CPU,關(guān)鍵詞：行 線 矩陣,4. 地址譯碼,單譯碼方式適用于小容量存儲器中，只有一個譯碼器。,雙譯碼方式地址譯碼器分成兩個，可減少選擇線的數(shù)目。,例：1024 * 1 的存儲器,5. 驅(qū)動器 雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動器，驅(qū)動掛在各條X方向選擇線上的所有存儲元電路。,6. I/O電路 處于數(shù)據(jù)總線和被選用的單元之間， 控制被選中的單元讀出或?qū)懭?，放大信息?7. 片選 在地址選擇時，首先要選片,只有當(dāng)片選信號有效時，此片所連的地址線才有效。,8. 輸出驅(qū)動電路 為了擴(kuò)展存儲器的容量，常需要將幾個芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。,8. 一個實際的靜態(tài)RAM的例子Intel 2114 存儲器芯片,1024 * 4 的存儲器4096 個基本存儲單元，排成 64 * 64 的矩陣，需 10 根地址線尋址。 X 譯碼器輸出 64 根選擇線，分別選擇 1-64 行， Y 譯碼器輸出 16 根選擇線，分別選擇 1-16 列控制各列的位線控制門。,16M容量的存儲器 地址范圍：000000HFFFFFFH 由24根地址線提供地址碼。,1M容量的存儲器 地址范圍：00000HFFFFFH 由20根地址線提供地址碼。,四.存儲器的讀寫操作: 系統(tǒng)為每一單元編排一個地址，地址碼為二進(jìn)制數(shù)，習(xí)慣上寫成16進(jìn)制。 1. 存儲器容量由地址線“寬度”決定：,4G容量的存儲器 地址范圍：0000,0000HFFFF,FFFFH 由32根地址線提供地址碼。,例：容量為8KB（213B）的存儲器地址范圍：0000H1FFFH，由13根地址線提供地址。,2.存儲器讀寫示意:,讀存儲器過程,某一存儲單元的內(nèi)容送往CPU數(shù)據(jù)線。,CPU通過地址線發(fā)出地址；,由地址譯碼器對地址進(jìn)行“翻譯”, 選中某一存儲單元；,CPU發(fā)出存儲器讀命令,89H,存儲器讀命令,1001000110100,寫存儲器過程,0000H,CPU通過地址線發(fā)出地址，并把數(shù)據(jù)放到數(shù)據(jù)線上；,3.2 微型計算機(jī)系統(tǒng)中的存儲器組織,現(xiàn)代計算機(jī)中的存儲器處于全機(jī)中心地位,容量大，速度快，成本低 為解決三者之間的矛盾，目前通常采用多級存儲器體系結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和外存儲器。, 對存儲器的要求是：,存儲器的用途和特點,存儲器的基本組織,(1) 與CPU的連接 主要是 地址線、控制線、數(shù)據(jù)線 的連接。 (2) 多個芯片連接 設(shè)計的存儲器容量與實際提供的存儲器多有不符。實際使用時，需進(jìn)行字和位擴(kuò)展(多個芯片連接），組成所需要的實際的存儲器,例如：存儲器容量為8K8，若選用2114芯片(1K 4)，則需要：,位擴(kuò)展法,只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致, 對片子沒有選片要求。,2:4,16K8,16K8,16K8,16K8,字?jǐn)U展法,地址空間分配表,CPU,用1k 4 的存儲器芯片 2114 組成 2k 8 的存儲器,字位同時擴(kuò)展法,例： 有若干片1K8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4KB存儲器，問： (1) 需要多少片RAM芯片？ (2) 該存儲器需要多少地址位？ (3) 畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ和R/W#。 (4) 給出地址譯碼器的邏輯表達(dá)式。,ramsel3 = A11*A10*MREQ,解：(1) 需要4K/1K = 4片SRAM芯片； (2) 存儲器容量4KB，需要12條地址線 (3) 譯碼器的輸出信號邏輯表達(dá)式為：,例 設(shè)有若干片256K8位的SRAM芯片，問： (1) 采用字?jǐn)U展方法構(gòu)成2048KB的存儲器需要多少片SRAM芯片？ (2) 該存儲器需要多少字節(jié)地址位？ (3) 畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。,解：(1) 該存儲器需要2048K/256K = 8片SRAM芯片； (2) 需要21條地址線，因為221=2048K，其中高3位用于芯片選擇，低18位作為每個存儲器芯片的地址輸入。 (3) 該存儲器與CPU連接：,2.存儲器舉例,CPU的地址總線16根(A15A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7D0)，控制總線中與主存有關(guān)的信號有： MREQ，R/W。 主存地址空間分配如下： 08191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成； 819232767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。,現(xiàn)有如下存儲器芯片： EPROM：8K8位(控制端僅有CS); SRAM：16K1位，2K8位，4K8位，8K8位.,解： (1) 主存地址空間分布如圖所示。,16根地址線尋址 64K 0000 FFFFH(65535),EPROM：8K8位 SRAM：16K1位，2K8位，4K8位，8K8位.,請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及38譯碼器74LS138)與CPU 的連接，說明選哪些存儲器芯片，選多少片。,(2) 連接電路,片內(nèi)尋址： 8K芯片片內(nèi)13根 A12A0 2K芯片片內(nèi)11根 A10A0 片間尋址： 前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1 最后2K 1 1 1 加 A12A11 1 1,五、IBM PC/XT 的存儲器,系統(tǒng)板上的RAM 256K,IO通道中的擴(kuò)展RAM 384K,保留（包括顯示）的RAM 128K,擴(kuò)展的ROM 198K,16K (可在系統(tǒng)板上擴(kuò)展 ）,8K基本ROM 40K,(一） 存儲空間的分配,00000H 3FFFFH 40000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H F6000H FE000H FFFFFH,RAM 640K,保留 128K,ROM 128K,顯卡上的顯示緩沖區(qū)在此區(qū)域 單色