數(shù)字電路課程設計串行數(shù)字比較器.doc

串行數(shù)字比較器 目錄 串行數(shù)字比較器 xxx 目錄目錄 摘要摘要 1 1 1 緒論緒論 1 2 2 需求分析需求分析 1 3 3 硬件設計硬件設計 1 3 1 電路原理 1 3 2 芯片選擇 5 3 3 線路連接 9 4 4 調試與分析調試與分析 9 5 5 結論結論 9 6 6 結束語結束語 10 7 7 參考文獻參考文獻 10 串行數(shù)字比較器 1 摘要 研究事物或者現(xiàn)象最常用的手法莫過于比較 比較是認識對象間的相同 點或相異點的邏輯方法 這次課程設計的目的就是比較兩個二進制數(shù)的大小 設計實驗主要是采用同步時序邏輯電路來完成 通過串行輸入的方式 從高位到低位逐位對 兩組二進制數(shù)進行比較 并輸出比較結果 本文從需求分析 硬件設計調試與分析的幾個方面詳細的介紹這一次課程 設計的實現(xiàn)過程 并在最后對所設計電路的總體情況進行了總結 1 緒論 比較是一種常用的科學手段 有利于了解事物的本質 這一次實驗的目的 是比較兩個數(shù)字的大小設計一個能對兩個串行輸入的二進制數(shù) X X1X2 Xn 和 Y Y1Y2 Yn 進行比較的電路 比較從 X1 Y1 開始 依次進行到 Xn Yn 電路 有兩個輸出端 Zx Zy 若比較結果 X Y 則 Zx 為 1 Zy 為 0 若 X Y 則 Zx 為 0 Zy 為 1 若 X Y 則 Zx 和 Zy 都為 1 2 需求分析 串行輸入并比較兩個二進制數(shù)的大小 一定要有高位到底位 逐位進行比 較 如實中途比較出現(xiàn)結果 則顯示比較的最終結果 通過輸出端顯示 若是 需要比較的數(shù)值在沒有比較出結果之前 應不予顯示 直到每一位的數(shù)字均已 經比較結束 則顯示最后結果 上述此類功能可以通過一個同步時序邏輯電路 來實現(xiàn) 使用部分邏輯門運算和觸發(fā)器完成 3 硬件設計 3 1 電路原理 3 1 1 真值表 經分析并根據(jù)題意得到真值表如圖 1 所示 串行數(shù)字比較器 2 xy 110011 111111 110101 111010 01N A01 01N A01 01N A01 01N A01 10N A10 10N A10 10N A10 10N A10 圖 1 真值表 串行數(shù)字比較器 3 3 1 2 狀態(tài)轉換圖 用兩個 D D 觸發(fā)器 這兩個觸發(fā)器的輸出就是電路的輸出 其中y y 2 2 表示Z Zy y y y 1 1表示Z Zx x 用 A A B B C C 三個狀態(tài)分別表示 X X Y Y X X Y Y X X Y Y 根據(jù)題意得到狀態(tài)轉換圖如下所示 圖 2 實驗的狀態(tài)轉換圖 3 1 3 邏輯表達式 令 A 11 B 01 C 10A 11 B 01 C 10 得二進制狀態(tài)表 采用 D D 觸發(fā)器 經卡諾圖化 簡得激勵方程 卡諾圖如圖 3 所示 圖 3 為采用 D 觸發(fā)器的卡諾圖 2212 yyyxyD i i 1 i 1i21 yxyyyD 3 1 4 邏輯電路圖 根據(jù)激勵方程得到比較部分的邏輯電路圖如圖 5 所示 串行數(shù)字比較器 4 U2A 74LS04D U2B 74LS04D U1A 74LS08D U1B 74LS08D U1D 74LS08D U1C 74LS08D U3A 74LS32D U3B 74LS32D U3C 74LS32D U3D 74LS32D U4A 74LS74D 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 U4B 74LS74D 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 1 2 5678 9 11 10 12 1314 4 3 1516 ZyZx VCC 5V VCC 17 cp X Y 圖 5 比較部分邏輯電路圖 根據(jù)需要制作結果輸出控制電路圖 如圖 6 所示 串行數(shù)字比較器 5 U1A 74LS244N 1Y1 18 1Y2 16 1Y3 14 1Y4 12 1A1 2 1A2 4 1A3 6 1A4 8 1G 1 U1B 74LS244N 1Y1 18 1Y2 16 1Y3 14 1Y4 12 1A1 2 1A2 4 1A3 6 1A4 8 1G 1 U2A 74LS86D U4A 74LS20D U5A 74LS04D U5B 74LS04D U3 74LS161D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 1 2 3 4 5 6 Zx Zy X1 2 5 V X2 2 5 V 15 VCC 5V VCC 137 U6A 74LS74D 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 CP 一 一 一 一 一 一 一 一 一 一 一 9 VCC 5V VCC 8 0 14 X3 2 5 V U5D 74LS04D 16 12 10 11 圖 6 控制部分邏輯電路圖 3 2 芯片選擇 3 2 1 芯片型號 1 1 名稱 74LS04 2 功能 六反相器 3 引腳圖 串行數(shù)字比較器 6 74LS04 1234567 141312111098 vcc GND 3 2 2 芯片型號 2 1 名稱 74LS21 2 功能 4 輸入端雙與門 3 引腳圖 3 2 3 芯片型號 3 1 名稱 74LS27 2 功能 3 輸入端三或非門 3 引腳圖 串行數(shù)字比較器 7 3 2 4 芯片型號 4 1 名稱 74LS74 2 功能 三態(tài)反相八 D 鎖存器 3 引腳圖 74LS74 1234 5 6 7 891011121314 QCPD RD SD RDD CP SD Q Q Q VCC GND 3 2 5 芯片型號 5 1 名稱 74LS244 2 功能 八同相三態(tài)緩沖器 線驅動器 3 引腳圖 74LS244 1 234567910 1112 13 14151617 18 19 20 8 串行數(shù)字比較器 8 3 2 6 芯片型號 6 1 名稱 74LS161 2 功能 可予制四位二進制異步清除計數(shù)器 3 引腳圖 3 2 7 芯片型號 7 1 名稱 74LS32 2 功能 2 輸入端四或門 3 引腳圖 4 串行數(shù)字比較器 9 3 33 3 線路連接線路連接 U1 74LS04N 1A 1Y 2A 2Y 3A 3Y GND4Y 4A 5Y 5A 6Y 6A VCC U2 74LS21D 1A 1B NC 1C 1D 1Y GND2Y 2D 2C NC1 2B 2A VCC U3 74LS21D 1A 1B NC 1C 1D 1Y GND2Y 2D 2C NC1 2B 2A VCC U4 74HC161D 4V QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U5 74LS20D 1A 1B NC 1C 1D 1Y GND2Y 2D 2C NC1 2B 2A VCC U6 74LS32D 1A 1B 1Y 2A 2B 2Y GND3Y 3A 3B 4Y 4A 4B VCC U7 74LS74D 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 GND 7 2Q 8 2Q 9 2PR 10 2CLK 11 2D 12 2CLR 13 VCC 14 U8 74LS74D 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 GND 7 2Q 8 2Q 9 2PR 10 2CLK 11 2D 12 2CLR 13 VCC 14 U9 74HC244 4V 1A1 1A2 1A3 1A4 1OE 2A1 2A2 2A3 2A4 2Y1 1Y4 1Y3 VCC GND 1Y1 1Y2 2Y2 2Y3 2Y4 2OE U10 74LS86D 1A 1B 1Y 2A 2B 2Y GND3Y 3A 3B 4Y 4A 4B VCC VCC 5V X1 2 5 V X2 2 5 V X3 2 5 V 3 1 XY 4 2 5 6 7 8 9 10 11 12 13 14 VCC 5V VCC 15 16 18 17 23 26 27 cp 0 28 29 20 19 ZxZyover VCC U11 DCD HEX 21 22 24 25 4 4 調試與分析調試與分析 按照原理圖開始連接電路 但是在連線結束后并未出現(xiàn)預期效果 而是出 現(xiàn)了很錯誤的顯示 經檢查發(fā)現(xiàn) 74LS74 芯片 發(fā)現(xiàn)有一個接口沒有接到應該接 得接口上 把兩條導線加上之后 再進行操作輸出端終于出現(xiàn)了預期的結果了 其次在連接過程中遇到 74LS74 芯片不能行使其功能了 因此更換了一個新的芯 片 5 5 結論結論 課程設計順利完成 任務書中所提出的要求全部實現(xiàn) 設計出一個能對 兩個二進制數(shù)X x1 x2 xn和Y y1 y 2 y n進行比較的同步時序電路 其 中 X Y串行地輸入到電路的x y輸入端 比較從x1 y 1開始 依次進行 到xn y n 電路有兩個輸出Zx和Zy 若比較結果X Y 則Zx為 1 Zy為 串行數(shù)字比較器 10 0 Zx燈亮 若X Y 則Zy為 1 Zx為 0 Zy燈亮 若X Y 連續(xù)輸入十次 則 Zx 和 Zy都為 燈同時亮 指示燈亮結束 要求用盡可能少的狀態(tài)數(shù)作出狀 態(tài)圖和狀態(tài)表 并作盡可能的邏輯門和觸發(fā)器來實現(xiàn) 6 6 結束語結束語 通過這次課程設計 我對于計算機組成原理這門課有了一個深刻的認識 也使我進一步明白了熟悉芯片信息的重要性 為期三個星期的計算機組成原理 電路的實驗終于順利完成 在這期間真正的學到了一些經驗通過本次試驗的歷 練 是自己的動手能力得到了一些提高 并通過實際操作鞏固了所學的知識 7 7 參考文獻參考文獻 1 魏達 高強 金玉善 曹英暉 數(shù)字邏輯電路 科學出版社 2005 2 白彥霞 張秋菊編 數(shù)字電子技術基礎 北京郵電大學出版社 2008 版 3 唐志宏 韓振振 數(shù)字電路與系統(tǒng) 北京郵電大學出版社 2008 版 4 閻石主編 數(shù)字電子技術基礎 清華大學出版社 2006 版 串行數(shù)字比較器 11 完成日期 2