納米級CMOS技術(shù)下具有超低待機漏電電流的多電源ESD鉗位電路的設(shè)計.docx

此文檔收集于網(wǎng)絡(luò)，如有侵權(quán)，請聯(lián)系網(wǎng)站刪除納米級CMOS技術(shù)下具有超低靜態(tài)漏電電流的多電源ESD鉗位電路的設(shè)計 Chang-Tzu Wang,Student Menber,IEEE,and Ming-Dou Ker,Fellow,IEEE摘要：一個超低漏電電流多電源ESD鉗位電路是用柵極電流來減少靜態(tài)漏電電流，這個電路是由SCR和新型ESD檢測電路組成。通過控制在一定偏置條件下ESD檢測電路中的柵極電流，整個多電源ESD鉗位電路能達到超低水平的靜態(tài)漏電電流。新的電路已經(jīng)在1V、65nm的CMOS工藝下進行實驗驗證。假設(shè)在室溫下設(shè)置1V偏置條件下只有一個96nA的靜態(tài)漏電電流和只占據(jù)一個僅49m21m的工作區(qū)域的條件下，新的多電源ESD鉗位電路能達到7kV人體放電模式和325V機器放電模式ESD水平。索引條目靜電阻抗器（ESD），柵極漏電，多電源ESD鉗位電路，可控硅（SCR）。1、 介紹隨著低功率應用電路電源補償電壓的降低，在納米級CMOS技術(shù)中柵極氧化層也按比例減小。然而，在發(fā)展的CMOS技術(shù)中僅僅2nm薄的柵極氧化層已被指出因柵極漏電電流而導致在芯片中產(chǎn)生相當大的一部分漏電電流1。在45nm系列和后來的產(chǎn)品中，因而金屬柵極技術(shù)可以用來減少柵極漏電電流2。盡管如此，柵極漏電問題仍然存在于當前沒有運用金屬柵極結(jié)構(gòu)的90nm和65nm技術(shù)產(chǎn)品中。柵極電流被規(guī)范于BSIM4 MOSFET標準，并且制造商也提供了納米級CMOS工藝相應的SPICE標準給電路設(shè)計者。近日，一些報告提出了在發(fā)展CMOS工藝中對于數(shù)字電路怎樣降低柵極漏電電流3,4。就商業(yè)IC產(chǎn)品來說，達到ESD的規(guī)格是產(chǎn)品質(zhì)量的保證。多電源ESD鉗位電路有效保護核心電路通常是用帶有大型ESD鉗位MOSFET的RC觸發(fā)的ESD保護結(jié)構(gòu)5。圖1（a）就是傳統(tǒng)的RC觸發(fā)的ESD鉗位電路。然而，大型MOSFET(MESD)造成了柵極漏電電流，并且在傳統(tǒng)多電源系統(tǒng)ESD鉗位電路中的MOS電容器(Mc)在納米級CMOS工藝中很難實現(xiàn)。例如，在65nm的工藝中，柵極電流流經(jīng)一個寬長比為5m/5m且在1V偏置下的MOS電容器時大小為2A。表1是在65nm工藝和90nm工藝中MOS電容器的漏電電流在1V偏置下的比較。MOS電容器中存在這樣的漏電電流，ESD鉗位MOSFET(MESD)在接通電源的條件下不能完全關(guān)斷，這是由于柵極漏電電流引起ESD檢測電路發(fā)生故障并且產(chǎn)生額外的漏電電流通過MESD。這樣有缺陷的保護電路僅僅用于低電壓要求的便攜式產(chǎn)品中。有薄氧化層器件的高電壓承受能力的多電源ESD鉗位電路已經(jīng)解決了柵極氧化層的可靠性問題6-8。然而，在先前的設(shè)計中沒有考慮柵極漏電電流的影響。為了解決在RC觸發(fā)的ESD檢測電路故障問題，修改后有復位計時器的ESD鉗位電路如圖1(b)中所示9。但是，實驗結(jié)果表明在125C的高溫下130nm工藝仍然有很大的靜態(tài)漏電電流大約在幾微安左右9。在納米級CMOS工藝中，新的多電源ESD鉗位電路設(shè)計需要進一步減小靜態(tài)漏電電流。 圖1 (a)傳統(tǒng)RC觸發(fā)的多電源ESD鉗位電路(b)修改后帶有計時復位器的多電源ESD鉗位電路 表1 不同CMOS技術(shù)中在1V偏置下MOS電容器的柵電流這個工作就是要設(shè)計具有超低靜態(tài)漏電電流的多電源ESD鉗位電路。新的ESD鉗位電路具有高效的ESD檢測電路來提高ESD鉗位電路的接通效率。通過使用具有極薄氧化層的新設(shè)計電路，在常規(guī)電路工作條件下靜態(tài)漏電電流能有效降低。在1V、65nm的CMOS工藝下此多電源ESD鉗位電路已被成功驗證。2、 考慮了柵極漏電電流的多電源ESD鉗位電路 A.納米級CMOS中的柵極漏電電流當柵極氧化層降低至3nm以及更薄時就不能忽略柵極漏電電流。 在BSIM4標準中，柵極隧道效應電流由柵極和基體之間的電流(Igb)、柵極和溝道之間的電流(Igc)、柵源電流(Igs)和柵漏電流(Igd)組成。把一個MOS電容器，源極、漏極和基體通道相連于一點。這樣一個寬長比為5m/5m的MOS電容器的總的柵源電流(Igcs+Igs)、總的柵漏電流(Igcd+Igd)和柵體電流(Igb)能仿真生產(chǎn)商提供的SPICE參數(shù)。在65nm工藝且1V偏置條件下，對應的電流分別為1.02A、1.02A和89pA。相比于柵源電流和柵漏電流，仿真中的MOS電容器的柵體電流相當小。 B.有柵極漏電電流的傳統(tǒng)RC觸發(fā)的ESD鉗位電路如圖1(a)所示就是傳統(tǒng)RC觸發(fā)的ESD鉗位電路。在BSIN4柵極電流標準下，正常工作條件下的大型柵極氧化層MOS電容器將會在節(jié)點a與VSS之間產(chǎn)生很大的柵極電流。這樣的柵極電流會在電阻R上產(chǎn)生壓降，因此ESD檢測電路中的器件Mp不能完全關(guān)斷。這個PMOS器件沒有關(guān)斷，則在正常的工作條件下，節(jié)點b點電壓大小會超過VSS，接著引起主要的ESD鉗位MOSFET(MESD)工作在亞閾區(qū)。大規(guī)模器件的ESD鉗位MOSFET(MESD)的漏極工作在亞閾區(qū)會進一步產(chǎn)生很大的靜態(tài)漏電電流。圖2中是上升時間為1ms的65nm CMOS工藝在常規(guī)接通電源條件下ESD檢測電路各節(jié)點的仿真電壓和MOS電容器Mc的柵極電流。R、Mc、Mp和Mn的尺寸分別為60k、5m/5m、80m/0.12m和5m/0.12m。當VDD達到1V時，Mc的柵極電流大小為1290nA，由于R上有壓降，以至節(jié)點a的電壓無法達到1V。Mp的柵源電壓大于0.1V不能完全關(guān)斷，而產(chǎn)生一條電流通路從VDD通過反相器(Mp和Mn)至VSS。在正常工作條件下(VDD為1V，65nm CMOS工藝)，器件寬度為幾百毫米的ESD鉗位MOSFET工作在亞閾區(qū)會引起大小為幾毫安不可忽略的漏電電流。圖2上升時間為1ms的65nm CMOS工藝在常規(guī)接通電源條件下ESD檢測電路各節(jié)點的 仿真電壓和MOS電容器Mc的柵極電流。 C.考慮了柵極電流修改后的ESD鉗位電路為了解決因為ESD鉗位MOSFET(MESD)工作在亞域區(qū)產(chǎn)生的大量柵極電流而引起的故障，圖1(b)中是改進的設(shè)計，添加了一個計時復位器9。在通常接通電源的條件下，節(jié)點a電平因為M1導通而升高。然而，存在有漏洞的MOS電容Mc1，節(jié)點a不能完全達到VDD的電平。然后，因為M2節(jié)點b拉低至低電平，接著計時復位器開啟，把節(jié)點a的點平提高至與VDD相等。因此，ESD檢測電路的作用就是保證在正常電路工作條件下主要的ESD鉗位MOSFET(MESD)保持在關(guān)態(tài)。然而，在這個ESD檢測電路中的節(jié)點a保持在高電平，以致在納米級CMOS工藝中MOS電容Mc1的柵極和基體電壓之間的不同仍然會造成明顯的漏電電流通路從VDD通過M1和Mc1到VSS。從基于BSIM4標準下的HSPICE仿真結(jié)果中，在常規(guī)工作條件下(VDD為1V)，圖1(b)中ESD檢測電路的靜態(tài)漏電電流在25C的65nm CMOS工藝中大約為1.5A，器件尺寸如表2所示。雖然計時復位器能解決ESD檢測電路的故障問題，但是改進后的多電源ESD鉗位電路的靜態(tài)漏電電流對于低電壓要求的便攜器件來說仍然太大。為了解決在薄柵極氧化層的柵極漏電電流，一個方案是用厚柵極氧化層的器件去實現(xiàn)ESD檢測電路中的MOS電容器。這個工作中的目標是設(shè)計只有薄柵極氧化層器件的多電源ESD鉗位電路去實現(xiàn)超低靜態(tài)漏電電流。通過用新設(shè)計的只有薄柵極氧化層器件的電路，在正常電路工作條件下多電源ESD鉗位電路的靜態(tài)漏電電流能有效降低。 表2 HSPICE仿真中修改后帶有計時復位器的ESD檢測電路的各器件尺寸3、 新設(shè)計的具有超低漏電電流的多電源ESD鉗位電路。 圖3 超低漏電電流的多電源ESD鉗位電路圖3中就是超低漏電電流的多電源ESD鉗位電路。P型襯底觸發(fā)的SCR裝置與主要的ESD鉗位裝置的用法一樣。SCR裝置是由帶有正反饋的npn和pnp三極管交叉耦合組成，維持低電壓的SCR裝置能在CMOS工藝中的一塊小面積硅上維持高ESD水平。此外，沒有多晶硅柵極結(jié)構(gòu)的SCR裝置能很好的針對柵極漏電問題。然而，像ESD鉗位裝置一樣使用SCR裝置會有一些缺點，例如較慢的開啟速度和高觸發(fā)電壓。因此，ESD檢測電路被用來提高具有襯底觸發(fā)設(shè)計的SCR裝置的導通速度。新的ESD檢測電路設(shè)計考慮了工作中的柵極電流。利用柵極電流偏置ESD檢測電路和降低MOS電容器柵極兩端的電壓差，在正常工作條件下通過MOS電容器的柵極漏電電流能進一步降低。ESD檢測電路中的MOS電容器產(chǎn)生的總漏電電流能被降低。因此，新的設(shè)計能很好的控制和降低通過ESD鉗位裝置和ESD檢測電路的漏電電流。在ESD檢測電路中，器件Mp1用作基層器件在ESD激勵測試中產(chǎn)生襯底觸發(fā)電流進入SCR裝置觸發(fā)節(jié)點，但是Mp1在電路正常工作下保持關(guān)閉。器件Mn被用來維持觸發(fā)節(jié)點(圖3中的節(jié)點b)的電平與VSS一致，因此在電路正常工作條件下保證ESD鉗位裝置(SCR)關(guān)斷。R、Mc1、Mc2和Mn的寄生柵極電容的RC時間被設(shè)計成微秒級別來區(qū)分ESD激勵測試和常規(guī)導通電源測試。二極管連接Mp2和Mp3作為帶有從VDD流入ESD檢測電路的初始柵基電流的啟動電路,接著引導一些Mc1的柵極電流至偏置節(jié)點c、d和e。于是，節(jié)點d的電平將偏置以至減少Mc1柵極電壓差和降低通過MOS電容器的柵極漏電電流。在正常工作條件下，Mn的柵電壓應該設(shè)計比門檻電壓更高。意識到在VDD為1V的65nm CMOS工藝中，節(jié)點c的電平選擇為0.45V使Mn保持導通狀態(tài)但不會在節(jié)點c至VSS之間產(chǎn)生太多的柵極漏電電流。當設(shè)計ESD檢測電路里器件尺寸時，節(jié)點a和節(jié)點b的電平在正常工作條件下假定分別保持為VDD和VSS?？紤]恒定RC時間，Mc1和Mc2設(shè)計成一樣的尺寸，以至節(jié)點d的電平為0.7V。Mc1的柵電流會稍許大于Mc2，柵電流的不同部分由Mp2指揮。根據(jù)基爾霍夫電流定理，節(jié)點c、d和e的電流等式能表示為其中IgdMn代表Mn總的柵漏電流，包括Igcd和Igd(定義在10中)。Mc1的總柵電流等于通過Mn氧化層的柵極電流，則能表示為 Mc1和Mn的原樓電壓差為0，所以柵漏電流和柵源電流應該一致。因而，(4)能被簡化為只由Mc1和Mn的柵源電流組成，則如下表示 (5) 中的Mc1的柵源電流(IsgMc1)能通過電壓VsgMc1為0.3V和器件基礎(chǔ)參數(shù)解出，粗略結(jié)算結(jié)果為考慮恒定RC時間，Mc1的寬長比選定為5m/5m，它的柵源電流設(shè)為(6)中的值。因而，Mn的尺寸能被設(shè)為(5)中的值。同樣地，在ESD檢測電路中的每個器件尺寸能源于(1)-(3)中的值。微調(diào)節(jié)點c、d和e的電平使達到最小的靜態(tài)漏電電流，最后應用在65nm CMOS工藝中國ESD檢測電路的每個器件的尺寸列在表3中，其中Mp1的尺寸能根據(jù)不同的觸發(fā)電流而調(diào)整使導通ESD鉗位裝置。使用大尺寸的Mp1，Mp1產(chǎn)生的襯底觸發(fā)電流能提高而使加快ESD測試中SCR裝置的開啟速度。設(shè)計靈活性的討論將在第四部分描述。 表3 新提出的多電源ESD鉗位電路的ESD檢測電路的器件尺寸A. 工作在正常工作條件下圖4 ESD檢測電路各節(jié)點的仿真電壓波形和正常工作條件(上升時間為1ms、VDD為1V、 VSS接地)下通過MOS電容器Mc1的柵極電流工作在VDD為1V和VSS接地的正常工作條件下，Mp1的柵極電壓通過電阻R和新提出的ESD檢測電路中MOS電容器Mc1的小柵極電流偏置在1V左右，使Mp1能保持關(guān)斷并且沒有從ESD檢測電路至SCR裝置產(chǎn)生觸發(fā)電流。此外，圖3中的節(jié)點c偏置在一定電平(0.45V左右)使Mn開啟，從而Mn保持SCR裝置的觸發(fā)節(jié)點接地。圖4中是ESD檢測電路各節(jié)點的仿真電壓波形和正常工作條件(上升時間為1ms、VDD為1V、VSS接地)下通過MOS電容器Mc1的柵極電流。Mc1的柵極電流僅23nA左右，節(jié)點a電平大約保持在1V(與圖4中的VDD重合)，使Mp1保持在關(guān)態(tài)。B.工作在ESD瞬態(tài)事件 圖5 新提出的ESD檢測電路在ESD瞬態(tài)活動下的仿真電壓和襯底觸發(fā)電流，其中給 予VDD上升時間為10ns的0-5V電壓脈沖以仿真人體模型(HBM)ESD活動的瞬態(tài)電壓當給VDD一個瞬時電壓并且VSS接地時，ESD檢測電路中的RC延遲維持Mp1的柵極在相對于VDD快速上升電平較低的電平。通過ESD電源產(chǎn)生襯底觸發(fā)電流進入SCR裝置的觸發(fā)節(jié)點(節(jié)點b)，Mp1能快速導通。最后，SCR裝置能完全導通進入保持狀態(tài)使ESD電流從VDD流向VSS。圖5中是新提出的ESD檢測電路在ESD瞬態(tài)活動下的仿真電壓和襯底觸發(fā)電流，其中給予VDD上升時間為10ns的0-5V電壓脈沖以仿真人體模型(HBM)ESD活動的瞬態(tài)電壓。設(shè)置一個極限電壓為5V的電壓脈沖，仿真ESD檢測電路中各節(jié)點的電壓瞬態(tài)能檢測器件擊穿前的電路功能。新提出的ESD檢測電路中，SCR裝置應該在器件擊穿前觸發(fā)。四、實驗結(jié)果 圖6 (a)新提出的多電源ESD鉗位電路設(shè)計圖 (b)新提出的多電源ESD鉗位電路的測試樣品的芯片照片新提出的多電源ESD鉗位電路已經(jīng)在65nm CMOS工藝下制造。設(shè)計中所用到的全部器件都是1V全硅化物器件，包括SCR器件。整個ESD鉗位電路的活動區(qū)域(SCR寬為45m)僅49m21m，圖6(a)中是設(shè)計圖。像ESD鉗位器件的SCR器件寬在測試芯片中有很多種，如30m、45m、60m和90m，這是為了證明通信ESD穩(wěn)定性。圖6(b)中是新提出的多電源ESD鉗位電路的測試樣品的芯片照片。A.導通驗證圖7 ESD鉗位電路在VDD處的電壓波形，其中應用的類似ESD的0-5V電壓加在開路測試初始脈沖波形SCR器件的導通特性對于ESD保護是一項重要指標，這已在文獻13-15給出。為驗證超低漏電ESD鉗位電路的導通效率，使用一種上升時間大約為10ns和高電平為5V的方波仿真HBM ESD脈沖的上升邊緣。當給ESD鉗位電路的VDD正電壓脈沖且VSS接地時，類似ESD電壓脈沖的上升邊緣將使ESD檢測電路產(chǎn)生襯底觸發(fā)電流以觸發(fā)SCR器件，并且在VDD和VSS之間提供一個低阻抗通路。圖7是ESD鉗位電路在VDD處的電壓波形，其中應用的類似ESD的0-5V電壓加在開路測試初始脈沖波形。應用的5V電壓脈沖通過有寬為45m 的SCR器件的ESD鉗位電路限制快速下降至一個穩(wěn)定低電平(2V左右)。從測試電壓波形中看出，新提出的ESD鉗位電路在壓力測試中證明了有優(yōu)異的導通效率。B.ESD穩(wěn)定性 圖8 不同寬度的SCR器件的ESD鉗位電路的TLP測試I-V圖圖9 SCR寬為45m的ESD保護電路的TLP測試I-V圖在TLP上升時間為10ns、2ns和100ps的比較在壓力測試中研究ESD檢測電路中ESD鉗位器件的導通性能，使用脈沖寬度為100ns和上升時間大約為10ns的傳輸線脈沖(TLP)產(chǎn)生器測試ESD鉗位電路的第二次擊穿電流(It2)。圖8中是不同寬度的SCR器件的ESD鉗位電路的TLP測試I-V圖，其中襯底驅(qū)動Mp1的器件尺寸保持在80m/0.12m。SCR的寬為45m、60m和90m的ESD鉗位電路的It2能分別達到4.54A、6.03A和9.24A。如果沒有任何的觸發(fā)電流，SCR器件的初始的觸發(fā)電壓高達11.5V，如圖8。然而，在新提出的ESD檢測電路中，上述的觸發(fā)電壓可以降低到僅僅3至4V左右。因此，ESD鉗位電路的低觸發(fā)電壓和高It2值能確保有效的ESD保護能力。SCR器件的保持電壓大約為1.6V。在正常工作條件下，這種保持電壓高于VDD(1V)。盡管SCR器件會因為噪聲干擾而錯誤觸發(fā)，但是它會在噪聲源恢復時自動恢復。因此，新提出的多電源ESD鉗位電路在封閉條件下不會受影響。在更快的ESD瞬態(tài)活動中評估ESD保護電路的效果，圖9是SCR寬為45m的ESD保護電路的TLP測試I-V圖在TLP上升時間為10ns、2ns和100ps的比較。在不同TLP上升時間下TLP測試I-V圖并沒有什么明顯的區(qū)別。新提出的ESD檢測電路有足夠快的速度導通SCR器件即使是在僅僅200ps上升時間的瞬態(tài)脈沖條件下。表4中列出的是在VSS正輸入ESD壓力下不同SCR寬度的ESD鉗位電路的人體模型(HBM)ESD電平和機器模型(MM)16ESD電平。TLP測試的相應二次擊穿電流(It2)也被列在表4中。故障標準定義為在每個ESD測試水平上連續(xù)修正三次后I-V圖曲線相比于初始曲線位移20%。在65nm CMOS工藝下，SCR的寬僅為45m的ESD鉗位電路的HBM和MM ESD電平分別能達到7kV和325V。圖10是不同SCR寬度的It2和MM ESD電平的曲線。圖10中可以看出It2在SCR的不同寬度下幾乎是一條直線，所以可以證明SCR的器件的導通一致性。然而，相比于期望的直線，當SCR寬度不斷增加至90m時MM ESD電平有所下降。在ESD檢測電路中基底驅(qū)動(MP1)因為相同尺寸有限的驅(qū)動能力，在更快的上升MM ESD激勵下大尺寸的SCR器件的導通效率沒有較小尺寸的器件有效。表4 在VSS正輸入ESD壓力下不同SCR寬度的ESD鉗位電路的人體模型(HBM)ESD電平和機器模型(MM)16ESD電平 圖10 不同SCR寬度的It2和MM ESD電平的曲線C.靜態(tài)漏電和設(shè)計適應性 圖11 (a)和(b)中分別是不同尺寸Mp1和SCR器件的多電源ESD鉗位電路的靜態(tài)漏電電流和觸發(fā)電壓的測量結(jié)果 25時，在1V偏置的45m寬的SCR的ESD鉗位電路靜態(tài)漏電電流僅96nA。新提出的ESD鉗位電路的靜態(tài)漏電電流主要是由于ESD檢測電路中的Mp1，而從仿真結(jié)果來看MOS電容器的漏電電流僅僅23nA左右。增大Mp1的尺寸能提高SCR器件的導通速度，并且降低觸發(fā)電壓，但是在正常工作條件下它會產(chǎn)生較大的靜態(tài)漏電電流。圖11(a)和(b)中分別是不同尺寸Mp1和SCR器件的多電源ESD鉗位電路的靜態(tài)漏電電流和觸發(fā)電壓的測量結(jié)果。從圖11(a)中看出，45m和90m的SCR的多電源ESD鉗位電路的靜態(tài)漏電電流相近，因為SCR器件中產(chǎn)生的漏電電流相當小(25下小于1nA)。當Mp1的尺寸從80m/0.12m增加到100m/0.12m，整個多電源ESD鉗位電路的靜態(tài)漏電電流在25且1V偏置下從96nA增加到115nA(125下從1.02A增加到1.28A)，如圖11(a)中所示。然而，當Mp1的尺寸增加時，相應的45m的SCR的觸發(fā)電壓能從3.7V減小到3.1V，如圖11(b)中所示。因此，整個ESD鉗位電路的靜態(tài)漏電