三TMSFx軟硬件開發(fā)環(huán)境及調(diào)試PPT課件

1 第三章TMS320F2833x軟硬件開發(fā)環(huán)境及調(diào)試 2 3 1TMS320F2833x軟硬件開發(fā)環(huán)境及調(diào)試 本章第一部分主要介紹F2833X的最小系統(tǒng)設計 對構(gòu)成最小系統(tǒng)的基本模塊 電源 復位 時鐘 JTAG口等 進行了詳細的介紹 給出了設計的基本思路和參考電路 最后對PCB的分層 布線設計和調(diào)試進行了討論 3 3 1TMS320F2833x軟硬件開發(fā)環(huán)境及調(diào)試 F2833xDSP具有高性能的CPU時鐘和高速的外設 這對DSP電路設計提出了挑戰(zhàn) 本章節(jié)將對DSP的最小系統(tǒng)和一些典型的外設進行探討 使讀者能夠?qū)﹄娐钒宓脑O計調(diào)試有進一步的認知 4 3 1TMS320F2833x軟硬件開發(fā)環(huán)境及調(diào)試 如圖3 1所示 一個完整的TMS320F2833xDSP硬件系統(tǒng)設計包括最小系統(tǒng)以及外圍電路設計 圖3 1典型的TMS320F2833x硬件系統(tǒng) 5 3 1TMS320F2833x軟硬件開發(fā)環(huán)境及調(diào)試 其中 最小硬件系統(tǒng)主要包括電源電路 復位電路 時鐘電路及JTAG仿真燒寫口 外圍電路則可以根據(jù)實際工程的需要進行選擇 下面將給出最小硬件系統(tǒng)的設計 希望通過本章的學習 讀者可以對F2833x系列的DSP硬件系統(tǒng)有一個直觀的了解 可以自行設計一款最小硬件系統(tǒng) 6 3 1 1電源電路 電源電路的設計是硬件系統(tǒng)的基礎和核心 F2833X采用3 3V和1 8V雙電源供電 本系統(tǒng)采用數(shù)字模擬地分離設計 下面詳細介紹電源系統(tǒng)設計的具體步驟 一 設計要求和原則對于電源電路的設計首先要了解芯片的電氣規(guī)范 F2833x芯片有多種電源引腳 P11 它們包括 CPU核的電源 VDD I O電源 VDDIO ADC模擬電源引腳 VDDA2 VDDAIO ADC核電源 VDD1A18 VDD2A18 Flash程序電源 VDD3VFL 地電源引腳 VSS VSSIO ADC模擬地 VSSA2 VSSAIO ADC模擬 內(nèi)核地 VSS1AGND VDD2AGND 7 3 1 1電源電路 說明 所有的電源引腳都必須連接正確 所有這些芯片具有多個給內(nèi)核 I O和ADC 模擬供電引腳 所有的這些引腳都必須連接正確的供電電壓 不能讓任何引腳懸空 I O引腳的電壓是3 3V 然而內(nèi)核的供電電壓是1 8V或者1 9V 更多的信息可以參考具體芯片數(shù)據(jù)操作手冊的電氣部分 具有可編程的Flash 對其供電的引腳必須連接3 3V上 部分在電路閃存中使用 如今隨著半導體技術(shù)的不斷發(fā)展以及電子產(chǎn)品對功耗的要求越來越嚴苛 各大芯片生產(chǎn)商在設計IC電路時普遍采用多電源供電技術(shù) 如TI公司的2000系列的DSP 內(nèi)核電壓與IO電壓采用不同的電壓等級 這種設計的目的在于減小內(nèi)核工作是的能耗 8 3 1 1電源電路 為了使得系統(tǒng)能夠可靠運行 一般而言系統(tǒng)電源應滿足F2833X的推薦值范圍 不能超過最大的可承受電壓 F2833X電源推薦值如表3 1所示 在進行電源電路設計時一般首先根據(jù)推薦值進行設計 9 3 1 1電源電路 表3 1F2833X電源推薦值范圍 10 3 1 1電源電路 除了保證系統(tǒng)的電源電壓滿足要求以外 還需要考慮電源芯片的最大輸出電流 電源芯片的最大輸出電流是由DSP的最大電流損耗以及外圍電路的電流損耗所決定的 由于每一個外圍設備都有一個獨立的時鐘使能位 因此關(guān)閉指定模塊中閑置的時鐘可以減少電流的損耗 同樣也可以利用三種低功耗的模式中的任一個來進一步減少電流的損耗 在不影響系統(tǒng)的功能的前提下實現(xiàn)低功耗 表3 2給出了關(guān)閉時鐘所減少的電流損耗典型值 11 3 1 1電源電路 表3 2外設電流損耗典型值 SYSCLKOUT 150MHz 12 3 1 1電源電路 說明 1 復位時 所有外設時鐘被禁用 只有在外設時鐘被打開后 才可對外設寄存器進行寫入 讀取操作 2 對于具有多個實例的外設 按照模塊引用電流 例如 為ePWM所引出的5mA電流數(shù)是用于一個ePWM模塊 3 這個數(shù)字代表了ADC模塊數(shù)字部分汲取的電流 關(guān)閉到ADC模塊的時鐘也將消除取自ADC IDDA18 模擬部分汲取的電流 4 運行XINTF總線對IDDIO電流有明顯的影響 電流量的增加與下面的因素有關(guān) 多少個地址 數(shù)據(jù)引腳從一個周期切換到另一個 它們切換的速度有多快 使用的接口是16位還是32位及這些引腳上的負載 13 3 1 1電源電路 如果要進一步減少損耗 還可以使用下述幾種方法 如果代碼運行在SARAM中 閃存模塊可以被斷電 這可以減少35mA的電流損耗 關(guān)閉XCLKOUT 減少15mA的損耗 禁用輸出功能引腳上的上拉電阻以及XINTF引腳的上拉電阻 可以減少35mA 說明 以上減少損耗值均為典型值 14 3 1 1電源電路 二 上電下電時序上電下電時序?qū)τ谒械腇2833x芯片 為了確定所有模塊的正確復位 對于不同電源引腳的加電 斷電序列無特別要求 然而 如果在I O引腳的電平移動的輸出緩沖中的3 3V晶體在1 8 1 9V晶體管之前加電 那么就有可能使輸出緩沖有效 在上電期間 就有可能產(chǎn)生一個假信號 為了避免這種情況的發(fā)生 對VDD引腳的加電要先于或者同時對VDDIO引腳加電 為了確保在VDD引腳到達0 7V之前 VDDIO引腳已經(jīng)到達0 7V 15 如果內(nèi)核先于I O模塊上電 那么I O引腳將不會產(chǎn)生不穩(wěn)定的未知狀態(tài) 反之 如果I O模塊先于內(nèi)核上電 由于此時內(nèi)核不工作 I O輸出緩沖器中的晶體管有可能打開 從而在輸出引腳上產(chǎn)生不確定狀態(tài) 對整個系統(tǒng)造成影響 為了避免這種情況的發(fā)生 VDD引腳上電應早于VDDIO引腳上電 或與之同時 以確保VDD引腳在VDDIO引腳達到0 7V之前先達到0 7V 一般芯片的上電順序有要求的 先內(nèi)核后外圍 16 3 1 1電源電路 說明 如果讀者計劃給處理內(nèi)核的供電引腳VDD加3 3V電壓 就必須確定這3 3V還沒有加給處理芯片 這和上面描述的是一樣的 讀者必須使用場效應晶體管開關(guān)來實現(xiàn) 17 3 1 1電源電路 另外 電壓小于二極管壓降的芯片輸入引腳都應該先上電 沒有電壓引腳的芯片會在無意中產(chǎn)生一個內(nèi)部p n節(jié) 這將產(chǎn)生一個不可預料的結(jié)果 對于F2833x芯片而言 如果1 8V 或1 9V 引腳落后于3 3V引腳上地 GPIO引腳的狀態(tài)就不定直到1 8V引腳到達1V 而C281x芯片不需要加電順序 下面簡單描述加電的順序 先讓所有的3 3V電源引腳上電 VDDIO VDD3VFL VDDA1 VDDA2 VDDAIO VDDREFBG 然后調(diào)到1 8V 或1 9V VDD VDD1 引腳上電 1 8V或1 9V在VDDIO到達2 5V之后才能到達0 3V 這也確保復位信號從I O引腳傳到I O緩沖中 主要是為了給在設備中的所有的模式提供復位電源 18 3 1 1電源電路 下電時 F2833x芯片也需要按照下面的關(guān)電順序來進行 在電源關(guān)閉期間 芯片的復位在VDD到達1 5V之前應該被設置為低電平 最小時間為8 s 這樣有助于片上的Flash邏輯復位優(yōu)先于VDDIO VDD電壓的下降 最好是采用芯片復位控制芯片或者是電壓管理芯片來實現(xiàn)這個功能 低信號調(diào)整器對上電順序非常方便 在加上外部附加芯片器件 就能夠更好滿足地加電順序 19 3 1 1電源電路 三 具體方案實例考慮到F2833x采用3 3V和1 8V雙電源供電 本系統(tǒng)采用數(shù)字模擬地分離設計 電路如圖3 2所示 設計電源電路時需要特別注意散熱和電容匹配問題 本次設計使用TPS767D301電源轉(zhuǎn)換芯片 它帶有使能端的3 3V和一個可調(diào)輸出通道 每路輸出最大電流可達1A 5V輸入電源經(jīng)過TPS676D301后經(jīng)濾波器輸出CPU內(nèi)核電源 VDD 1 9V I O電源 VDDIO 3 3V以及Flash程序電源 VDD3VFL 3 3V 20 3 1 1電源電路 圖3 2TMS320F28xx F28xxx電源電路圖 21 TPS767D301芯片 提供一路穩(wěn)定的3 3伏電壓 一路可調(diào)的1 5 5 5V電壓TPS767D318芯片 提供兩路穩(wěn)定的電壓 3 3V和1 8V 22 3 1 1電源電路 由于模擬電路會引入各種高頻干擾信號 會對數(shù)字電源產(chǎn)生干擾 所以在設計中應對信號濾波處理 模擬電源與數(shù)字電源要進行隔離 在設計中通常使用磁珠作為隔離器件 磁珠全名為鐵氧體磁珠濾波器 它的特點在于對于高頻信號抑制能力很強 對高頻電流會產(chǎn)生很大的衰減 而在低頻段對于電流幾乎不提供阻抗 因此可以有效的抑制高頻信號 如圖3 3所示 本章設計選用BLM21P221SN的鐵氧體磁珠作為數(shù)字電源和模擬電源的隔離器件 23 3 1 1電源電路 圖3 3數(shù)字電源與模擬電源的隔離 24 3 1 2復位電路 為了保障系統(tǒng)的正常啟動 F2833X最小系統(tǒng)一般需要加入復位電路 復位可以分為上電復位 手動復位 電源監(jiān)測復位以及看門狗復位等 在考慮電路設計的時候 手動和上電復位主要考慮能夠手動去抖 上電復位時間保證等方面 電源監(jiān)測主要是監(jiān)測系統(tǒng)電源 一旦系統(tǒng)電源超過設定的閾值 則使處理器復位 防止系統(tǒng)跑飛 看門狗復位主要是完成對系統(tǒng)軟件程序的監(jiān)測 一般采用固定時間觸發(fā)看門狗的定時器方式 是看門狗一直處于計數(shù)狀態(tài) 一旦系統(tǒng)軟件出現(xiàn)異常而在看門狗計數(shù)周期內(nèi)沒有對其進行清零操作 則認為系統(tǒng)軟件故障而產(chǎn)生復位信號使CPU復位 25 3 1 2復位電路 對于引腳的兩個基本要求 1 加電期間 引腳必須在輸入時鐘穩(wěn)定之后的tw RSL1 內(nèi)保持低電平 這使得整個器件從一個已知的條件啟動 2 斷電期間 引腳必須至少在VDD達到1 5V之前的8 s內(nèi)被下拉至低電平 這樣做可以提高閃存可靠性 26 3 1 2復位電路 說明 在為器件加電之前 不應將VDDIO之上大于二極管壓降 0 7V 的電壓應用于任何數(shù)字引腳上 對于模擬引腳 這個值是比VDDA高0 7V的電壓值 此外 VDDIO和VDDA之間的差距應一直在0 3V之內(nèi) 應用于未加電器件的引腳上的電壓會以一種無意的方式偏置內(nèi)部p n接頭并產(chǎn)生無法預料的結(jié)果 27 3 1 2復位電路 說明 另外 tw RSL1 要求 XRS必須在VDD達到1 5V后的1ms內(nèi)為低電平 表3 3復位 XRS 序要求 28 3 1 2復位電路 圖3 4加電復位 29 3 1 2復位電路 圖3 5給出了上電復位和手動復位的電路圖 電源和看門狗復位則在后續(xù)章節(jié)詳述 復位電路的基本工作原理是 上電期間 一旦VDD電壓超過1 1V 端將從不確定狀態(tài)進入低電平狀態(tài) 之后芯片將持續(xù)監(jiān)測VDD電壓 直到VDD電壓超過芯片內(nèi)部設定的閾值VT時 TPS3823 33的內(nèi)部定時器將開始啟動 經(jīng)過td延遲后將重新拉倒高電平 完成整個上電復位過程 如果在定時器啟動后 VDD的電壓跌落到閾值電壓VT以下 那么定時器將清零 繼續(xù)監(jiān)測VDD電壓 手動復位清零時 出現(xiàn)低電平 也將變?yōu)榈碗娖?手動復位按鍵S1可以直接進行一次復位 對于調(diào)試和測試十分方便 30 3 1 2復位電路 圖3 5上電和手動復位電路圖 31 3 1 3時鐘電路 一 內(nèi)部外部振蕩器的選擇F2833X系列的DSP提供了兩種不同的產(chǎn)生時鐘方案 利用電路板上的內(nèi)部晶體振蕩器或者利用外部時鐘 外部輸入時鐘頻率是在20Mhz 35Mhz范圍 一般而言 對于時鐘信號 為了獲取最大的運行速度 一般選擇發(fā)生概率最大的頻率 使用內(nèi)置振蕩器時 只需要X1和X2引腳接入一個石英晶振 如圖3 6所示 使用內(nèi)置晶振時 F2833x的片內(nèi)振蕩器的輸出頻率只能工作在20 35MHz 通常選用精度較高的石英晶振 32 3 1 3時鐘電路 圖3 6使用內(nèi)部晶振的時鐘電路說明 30MHz外部石英晶振的典型技術(shù)規(guī)范如下 基本模式 并聯(lián)諧振 CL 負載電容 12pF CL1 CL2 24pF C并聯(lián) 6pF ESR范圍 25至40 X2 102引腳 X1 104引腳 XCLKIN 105引腳 XCLKOUT 138引腳 33 3 1 3時鐘電路 由于DSP芯片不是經(jīng)常在晶體的頻率下工作 所以如果系統(tǒng)中的其他設備需要同樣的時鐘 利用外部時鐘是比較簡單和流行的一種方法 如果片載振蕩器未被使用 那么外部振蕩器的接法可以是下面兩種 一個3 3V外部振蕩器可被直接接至XCLKIN引腳 X2引腳應被懸空 而X1引腳應在低電平時 這個情況下的邏輯高電平不用超過VDDIO 如圖3 7 a 所示 外部時鐘源操作模式 允許旁通內(nèi)部振蕩器 時鐘由一個X1 104 或者XCLKIN 105 引腳上的外部時鐘源輸入生成 一個1 9V 100MHz器件時為1 8V 外部振蕩器可以直接連接到X1引腳 X2引腳應被懸空 而XCLKIN引腳應在低電平時 這個情況下的邏輯高電平不應超過VDD 如圖3 7 b 所示 34 3 1 3時鐘電路 圖3 7 a 3 3V外部振蕩器時鐘電路 b 1 9V外部振蕩器時鐘電路 當使用外部振蕩器時 只需將外部振蕩器產(chǎn)生的時鐘脈沖輸入到相應的引腳 外部振蕩時鐘脈沖通常由有源晶振產(chǎn)生 一般要求外部振蕩器的脈沖要大于等于30MHz 35 3 1 3時鐘電路 二 PLL的時鐘模塊設置圖3 8給出了系統(tǒng)的時鐘通道 時鐘通道由OSC和PLL構(gòu)成 與PLL配置相關(guān)的寄存器有兩個 PLL狀態(tài)寄存器PLLSTS和PLL控制寄存器PLLCR 兩個寄存器中最關(guān)鍵的位域分別為2位的PLLSTS DIVSEL 和4位的PLLCR DIV PLLSTS DIVSEL 選擇CPU時鐘的分頻系數(shù) 4 2 1 PLLCR DIV 選擇CPU時鐘的倍頻系數(shù) 1 2 10 PLL有一個4位比率控制PLLCR DIV 來選擇不同的CPU時鐘速率 36 3 1 3時鐘電路 二 PLL的時鐘模塊設置 圖3 8OSC和PLL構(gòu)成的時鐘通道 37 3 1 3時鐘電路 二 PLL的時鐘模塊設置通過設定PLLCR DIV 值可以對PLL的模式進行選擇 0000為PLL被旁路 0001 1010為外部時鐘倍頻值 復位后缺省情況下 PLLSTS DIVSEL 被配置為 4 0 引導ROM將這個配置改為 2 在寫入PLLCR前 PLLSTS DIVSEL 必須為0 而只有當PLLSTS PLLOCKS 1時才應被改變 具體的配置可以參考表3 4 38 OSCOFF 0 外部CLK信號輸入PLL 默認 1 外部CLK信號未輸入PLL 39 3 1 3時鐘電路 二 PLL的時鐘模塊設置通過設定PLLCR DIV 值可以對PLL的模式進行選擇 0000為PLL被旁路 0001 1010為外部時鐘倍頻值 缺省情況下 PLLSTS DIVSEL 被配置為 4 引導ROM將這個配置改為 2 在寫入PLLCR前 PLLSTS DIVSEL 必須為0 而只有當PLLSTS PLLOCKS 1時才應被改變 具體的配置可以參考表3 4 40 3 1 3時鐘電路 二 PLL的時鐘模塊設置 表3 4PLL的配置 41 晶體振蕩器與PLL模塊F2833x系列DSP可以通過外置晶體振蕩器胡外部時鐘信號提供時鐘 并通過內(nèi)部鎖相環(huán)回路倍頻后提供給系統(tǒng) 用戶可以根據(jù)實際運行頻率計算所需的倍頻系數(shù) 并通過軟件設置PLL的倍頻系數(shù) 下圖為片上外設時鐘的產(chǎn)生 42 43 3 1 3時鐘電路 二 PLL的時鐘模塊設置以配置150Mhz的時鐘為例 系統(tǒng)初始化時 將PLLCR DIV 配置為1010 轉(zhuǎn)化為十進制為10 PLLSTS DIVSEL 配置為2 那么在外部晶振時鐘頻率為30MHz時 SYSCLKOUT CLKIN 為150MHz 44 voidInitPll Uint16val Uint16divsel MakesurethePLLisnotrunninginlimpmodeif SysCtrlRegs PLLSTS bit MCLKSTS 0 Missingexternalclockhasbeendetected Replacethislinewithacalltoanappropriate SystemShutdown function asm ESTOP0 DIVSELMUSTbe0beforePLLCRcanbechangedfrom 0 x0000 Itissetto0byanexternalresetXRSn Thisputsusin1 4if SysCtrlRegs PLLSTS bit DIVSEL 0 EALLOW SysCtrlRegs PLLSTS bit DIVSEL 0 EDIS 45 OSCOFF 0 外部CLK信號輸入PLL 默認 1 外部CLK信號未輸入PLL 46 PLL初始化程序段 前面條件都滿足后 可以改變PLLCR DIV if SysCtrlRegs PLLCR bit DIV val EALLOW 在設置PLLCR DIV 前 要禁用主振蕩器檢測邏輯 MissingclockdetectlogicSysCtrlRegs PLLSTS bit MCLKOFF 1 SysCtrlRegs PLLCR bit DIV div EDIS 等待PLL穩(wěn)定且處于鎖定狀態(tài) 即PLLSTS LOCKS 置位 等待穩(wěn)定的時間可能略長 需要禁用看門狗或者循環(huán)喂狗 屏蔽注釋 禁用看門夠DisableDog while SysCtrlRegs PLLSTS bit PLLLOCKS 1 屏蔽注釋 喂狗 ServiceDog EALLOW SysCtrlRegs PLLSTS bit MCLKOFF 0 EDIS 47 PLL初始化程序段 如果需要分頻1 2if divsel 1 divsel 2 EALLOW SysCtrlRegs PLLSTS bit DIVSEL divsel EDIS 注意 下面代碼只有在PLL是旁路或者關(guān)閉模式時 才可被執(zhí)行 其他模式禁止 倍頻時一定要分頻 不倍頻時才允許不分頻 如果需要切換分頻到1 1 首先從默認1 4分頻切換到1 2分頻 讓電源穩(wěn)定 穩(wěn)定所需要的時間依賴于系統(tǒng)運行速度 此處延時50us只是作為一個特例 穩(wěn)定后 再切換到1 1if divsel 3 EALLOW SysCtrlRegs PLLSTS bit DIVSEL 2 DELAY US 50L SysCtrlRegs PLLSTS bit DIVSEL 3 EDIS 48 PLL初始化流程 根據(jù)流程圖 大致可以描述PLL的初始化過程為 1 確保存在OSCCLK 系統(tǒng)能正常工作 即判斷PLLSTS MCLKSTS 1 2 改變PLLCR DIV 前 確保PLLSTS DIVSEL 0 3 改變PLLCR DIV 前 禁用主振蕩器故障檢測邏輯模塊 即PLLCR MCLKOFF 1 4 根據(jù)需要 改變PLLCR DIV 5 判斷PLL是否穩(wěn)定鎖定 即PLLSTS PLLLOCKS 1 6 使能主振蕩器故障檢測邏輯模塊 即PLLCR MCLKOFF 0 7 根據(jù)需要 改變PLLSTS DIVSEL 49 3 1 4調(diào)試接口 JTAG F2833x器件使用標準的IEEE1149 1JTAG接口 此外 器件支持實時運行模式 在處理器正在運行 執(zhí)行代碼并且處理中斷時 可修改存儲器內(nèi)容 外設 和寄存器位置 用戶也可以通過非時間關(guān)鍵代碼進行單步操作 同時可在沒有干擾的情況下啟用即將被處理的時間關(guān)鍵中斷 此器件在CPU的硬件內(nèi)執(zhí)行實時模式 這是F2833x器件的獨特功能 無需軟件監(jiān)控 此外 還提供了特別分析硬件以實現(xiàn)硬件斷點或者數(shù)據(jù) 地址觀察點的設置并當一個匹配發(fā)生時生成不同的用戶可選中斷事件考慮到JATG下載口的抗干擾性 與DSP相連的端口一般采用上拉設計 由于多用于調(diào)試和仿真 JTAG的連接必須放在方便的位置 但距離數(shù)字信號控制器的引腳距離必須在6英寸之內(nèi) 50 3 1 4調(diào)試接口 JTAG 圖3 9JTAG標準接插件信號定義 51 3 1 4調(diào)試接口 JTAG 表3 5引腳JTAG標頭信號的引腳描述 52 3 1 4調(diào)試接口 JTAG 圖3 10顯示了DSPMCU和JTAG接頭之間針對單處理器配置的連接 如果JTAG接頭和DSP之間的距離大于6英寸 那么仿真信號必須被緩沖 如果距離小于6英寸 通常無需緩沖 圖3 10顯示了較簡單 無緩沖的情況 圖3 10JTAG引腳的連接 小于6英寸 53 3 1 5模數(shù)轉(zhuǎn)換電路A D電路設計 F2833x系列DSP的A D轉(zhuǎn)換模塊可處理的電壓范圍為0 3V 但實際使用中 待測電壓可能是負電壓 比如系統(tǒng)交流采樣的情況下就不能直接將電壓接入到A D輸入口上 否則將損壞A D采樣模塊 與此同時為了得到更為純凈的輸入信號 需要對信號進行濾波和抬高處理 本文介紹了一種經(jīng)典電路 如圖3 11所示 圖3 11A D前端處理電路圖 54 3 1 5模數(shù)轉(zhuǎn)換電路A D電路設計 圖3 11中 電流信號經(jīng)過C68濾波后經(jīng)R8變成電壓信號 經(jīng)過運算放大器U8A跟隨電路進入中間的濾波電路 最后經(jīng)過偏置電路將 2 5 2 5V的交流信號偏置成0 3V范圍內(nèi) 具體的設計說明可以參考A D章節(jié) 55 3 1 6串行通信端口電路設計 TMS320F2833xDSP有3個異步串行通信接口 SCI 模塊 SCI模塊支持CPU與其它異步外設之間的使用標準非歸零碼 NRZ 格式的數(shù)字通信 SCI接收器和發(fā)射器是雙緩沖的 并且它們都有其自身獨立的使能和中斷位 兩個器件都可獨立或者同時地運行在全雙工模式 圖3 12和圖3 13給出了經(jīng)典的CAN電路和RS232設計 56 3 1 6串行通信端口電路設計 圖3 12經(jīng)典的CAN電路圖 57 3 1 6串行通信端口電路設計 圖3 13經(jīng)典RS 232電路圖 58 3 1 7PCB布局布線及硬件調(diào)試 一 板子層數(shù)與分割板子層數(shù)多是針對信號層而言 對于簡單的且對于成本控制比較嚴格的場合可以使用單層板或者雙層板 當板上器件較多時 信號與電源走線較為復雜 且對電磁兼容性要求較高時可以使用多層板 現(xiàn)在普遍使用的一種設計方法就是在普通的雙層板中內(nèi)嵌兩層銅模 這兩層銅模分別用來布置系統(tǒng)的電源與地 即通常所說的四層板 事實上 這個四層板包括的是兩個信號層 一個電源層以及一個地層 59 3 1 7PCB布局布線及硬件調(diào)試 二 信號探測點為了便于測試 需要將一些重要的信號點引出 XCLKOUT測試點應緊靠芯片引腳DGND數(shù)字低 地與示波器相連AGND模擬地3 3V1 8V跳線和撥碼開關(guān)旁路電容電源供電時鐘振蕩器 60 3 1 7PCB布局布線及硬件調(diào)試 三 硬件調(diào)試方法通常對于系統(tǒng)硬件的調(diào)試是較為復雜的 需要借助各種儀器通過不同的方法來查找出現(xiàn)問題的可能原因 本文介紹一些常用的方法 系統(tǒng)電源與復位信號的監(jiān)測完成硬件系統(tǒng)的設計后 一般要對硬件進行檢測和調(diào)試 61 3 1 7PCB布局布線及硬件調(diào)試 首先要進行檢測檢測的是電源系統(tǒng)和復位電路 電源信號可能存在的故障有 短路故障 過壓欠壓以及電壓的波動 首先在系統(tǒng)上電前 可以用萬用表對電源和地之間進行測量看是否有短路情況出現(xiàn) 如果出現(xiàn)短路情況 應檢測是否有將相鄰的電源與地連接在一起 這將直接導致DSP芯片燒毀 當出現(xiàn)沒有電壓時應檢測是否有虛焊 漏焊或者芯片的損壞出現(xiàn) 電壓過低時 檢測是否出現(xiàn)過載現(xiàn)象 電壓干擾主要檢測是否是布線問題 對于復位信號的檢測主要是檢測其邊沿跳變是否滿足要求 以及信號的純凈度 初次上電時可以用手觸摸DSP看是否有過熱發(fā)燙的情況出現(xiàn) 如果出現(xiàn)過熱 應馬上停電進行檢查 62 3 1 7PCB布局布線及硬件調(diào)試 對于信號的檢測主要包括信號的電平狀態(tài)以及時序是否有問題 借助于示波器 我們可以迅速檢測出電平狀態(tài)的問題 此類錯誤多由于芯片的損壞以及虛焊漏焊的出現(xiàn) 檢測時可以根據(jù)信號源的流動逐次進行檢測 可以從信號的輸入點開始檢測 也可以從信號的輸出點開始檢測 利用信號的兩個點之間狀態(tài)不同時可以判斷信號的正確還是錯誤 63 3 1 7PCB布局布線及硬件調(diào)試 對于時序的檢測較為困難 檢測此類信號問題時 一般要借助多通道的示波器 同時檢測不同點的信號 比較計算信號的延遲進行判斷 檢查時要采用同步信號對比 否則容易被誤導 64 3 2TMS320F2833x軟件平臺和編程介紹 該部分主要介紹CCS的操作環(huán)境和常用的操作 詳細的介紹COFF這一概念 對編譯器和鏈接器的選項也進行了說明 給出了調(diào)試中常用的一些操作說明 具有較強的工程應用意義 詳細的說明了CMD的內(nèi)容 最后介紹了F2833x新的亮點 FPU浮點庫 65 3 2 1CCS5 5簡介 CCS包括如下各個部分 CCS代碼生成工具 CCS集成開發(fā)環(huán)境IDE DSP BIOS控件程序 RTDX控件 主機接口和API CCS代碼生成工具中需要理解的是C編譯器 Ccompiler 匯編器 assembler 和鏈接器 linker C編譯器是將C語言形式程序代碼轉(zhuǎn)成匯編語言源代碼 匯編器是將匯編語言文件翻譯成CPU可執(zhí)行的機器語言的目標文件 鏈接器就是將多個目標文件組成單個可執(zhí)行的目標文件 它一邊創(chuàng)建可執(zhí)行文件 一邊完成重定位以及決定外部參考 鏈接器的輸入是可重定位的目標文件和目標庫文件 66 3 2 1CCS5 5簡介 鏈接器的作用 1 根據(jù)鏈接命令文件 cmd文件 將一個或多個COFF文件鏈接起來 生成存儲器映象文件 map 和可執(zhí)行的輸出文件 out文件 2 將段定位于實際系統(tǒng)的存儲器中 給段 符號指定實際地址 3 解決輸入文件之間未定義的外部符號引用 CCS集成開發(fā)環(huán)境IDE 它具有允許編輯 編譯和調(diào)試DSP目標程序等功能 67 3 2 1CCS5 5簡介 編輯源程序 CCS允許編輯C源程序和匯編語言源程序 同樣可以在C語句顯示匯編指令的方式來查看C源程序 68 CCS5 5集成開發(fā)環(huán)境 一 CCS5 5軟件的安裝 首先我們需要來安裝TIDSP的軟件開發(fā)環(huán)境CCS CodeComposerStudio 推薦使用CCS5 5版本 XDS100V2仿真器也只能適用于CCS4 0及以上版本的開發(fā)環(huán)境 XDS100V3仿真器只適用于CCS5 0及以上版本的開發(fā)環(huán)境 注意 安裝前先關(guān)閉殺毒軟件和360 電腦管家等安全防護軟件 否則點擊安裝程序會出現(xiàn)警告 強行安裝會出現(xiàn)文件丟失 雙擊ccs setup 5 5 0 00077 exe文件 出現(xiàn)如下圖1 1所示界面 注意 路徑不可以有中文 69 CCS5 5集成開發(fā)環(huán)境 根據(jù)自己的需求選擇所要安裝的內(nèi)容和選擇仿真設備驅(qū)動類型 這里選擇 SelectAll 然后點擊 Next 70 CCS5 5集成開發(fā)環(huán)境 二 CCS與仿真器的連接 由于XDS100V3仿真器的驅(qū)動已經(jīng)做到了CCSV5 5中了 所以當用戶安裝CCSV5 5版本的軟件之后 仿真器的驅(qū)動就已經(jīng)安裝好了 接下來 用戶只需要將仿真器的USB與PC機的USB接口連接即可 驅(qū)動也是自動識別安裝的 當提示驅(qū)動安裝完畢而且可以使用后 用戶就可以使用仿真器對目標板進行仿真操作 下面為大家說明如何使用XDS100V3對目標板進行仿真 71 CCS5 5集成開發(fā)環(huán)境 1 定義工作區(qū)目錄CCSv5 5首先要求的是定義一個工作區(qū) 即用于保存開發(fā)過程中用到的所有元素 項目和指向項目的鏈接 可能還有源代碼 的目錄 默認情況下 會在C Users Documents或C DocumentsandSettings MyDocuments目錄下創(chuàng)建工作區(qū) 但可以任意選擇其位置 每次執(zhí)行CCSv6都會要求工作區(qū)目錄 如果計劃對所有項目使用一個目錄 只需選中 Usethisasthedefaultanddonotaskagain 默認使用此目錄且不再詢問 選項 如下圖所示 72 CCS5 5集成開發(fā)環(huán)境 更改工作區(qū)目錄詳見下圖2 1 2 在工具欄中點擊 File SwitchWorkspace Others 然后自己重新定義 注意 目錄不可以有中文 73 CCS5 5集成開發(fā)環(huán)境 2 建立目標板配置環(huán)境 在CCSv5 5版本環(huán)境中 也需要建立仿真配置環(huán)境 在工具欄中點擊 File New TargetConfigurationFile 如下圖所示 74 CCS5 5集成開發(fā)環(huán)境 為此配置命名 f28335xds100v3 ccxml 可自行命名 點擊 Finsh 75 CCS5 5集成開發(fā)環(huán)境 在 connection 調(diào)試器類型 一欄中選擇 TexasInstrumentsXDS100v2USBEmulator 或 TexasInstrumentsXDS100v3USBEmulator Device 芯片類型 一欄中選擇 TMS320F28335 76 CCS5 5集成開發(fā)環(huán)境 如果使用默認的GEL文件 那么請點擊 Save 即可 如果使用自己的GEL文件 那么請點擊藍色字體的 TargetConfiguration 出現(xiàn)以下界面 點中C28xx 在右面的initializationscript中選擇自己的GEL文件 之后點擊 Save 到目前為止 此配置環(huán)境建立完畢 77 CCS5 5集成開發(fā)環(huán)境 3 連接目標板 找到工具欄的 View Targetconfigurations 按鈕并單擊切換出配置界面 然后在配置界面中右鍵點擊配置文件選擇 SetasDefault 將剛剛建立的配置文件設置為默認狀態(tài) 啟動調(diào)試 右擊選擇已配置的項目的 LaunchSelectedConfiguration 78 CCS5 5集成開發(fā)環(huán)境 當啟動成功后 在工具欄中點擊 Run ConnectTarget 即可連接目標板 79 CCS5 5集成開發(fā)環(huán)境 出現(xiàn)下圖所示的界面即表明連接成功 接下去 用戶可以自行仿真實驗 80 CCS5 5集成開發(fā)環(huán)境 三 創(chuàng)建CCS5 5工程 1 創(chuàng)建工程 歡迎屏幕關(guān)閉之后 將會顯示下面的工作區(qū) 此時可以創(chuàng)建新項目 轉(zhuǎn)到菜單 File New CCSProject 文件 新建 CCS項目 81 CCS5 5集成開發(fā)環(huán)境 在 ProjectName 項目名稱 字段中 鍵入新項目的名稱 若選中 Usedefaultlocation 使用默認位置 選項 默認啟用 將會在工作區(qū)文件夾中創(chuàng)建項目 取消選中該選項可以選擇一個新位置 使用 Browse 瀏覽 按鈕 將項目命名為 Sinewave 在 Target 菜單中選擇要使用的芯片類型 在 Connetion 里選擇調(diào)試器 單擊 Finish 完成 創(chuàng)建項目 82 CCS5 5集成開發(fā)環(huán)境 要為項目創(chuàng)建文件 請在 C C Projects C C 項目 路徑 工具欄Window ShowView Other下的C C C C Projects 視圖中右鍵單擊項目名稱 并選擇 New SourceFile 新建 源文件 在打開的文本框中 鍵入包含與源代碼類型對應的有效擴展名 c C cpp c asm s64 s55等 的文件名稱 單擊 Finish 完成 要向項目添加現(xiàn)有源文件 請在 C C Projects C C 項目 選項卡中右鍵單擊項目名稱 并選擇 AddFilestoProject 將文件添加到項目 將源文件復制到項目目錄 也可以選擇 LinkFilestoProject 將文件鏈接到項目 來創(chuàng)建文件引用 這樣可以將文件保留在其原始目錄中 如果源代碼將文件包含在非常特定的目錄結(jié)構(gòu)中 則這是十分必要的 83 CCS5 5集成開發(fā)環(huán)境 2 生成項目 在創(chuàng)建了項目并且添加或創(chuàng)建了所有文件之后 需要生成項目 只需轉(zhuǎn)到菜單 Project BuildActiveProject 項目 生成活動項目 RebuildActiveProject 重新生成活動項目 選項可重新生成所有源文件和引用的項目 不過如果項目較大 這可能是一個漫長的過程 注意 如果遇到生成錯誤 而且沒有創(chuàng)建可執(zhí)行文件 屏幕底部的控制臺窗口將會顯示一條錯誤或警告消息 并且不會啟動調(diào)試會話 84 四 工程導入 1 CCS3 3工程的導入在 C C Projects C C 項目 路徑 工具欄Window ShowView Other下的C C C C Projects 即 CCSEdit 視圖下 單擊工具欄的 Project ImportLegacyCCSv3 3Projects 工程 導入CCS3 3工程 85 CCS5 5集成開發(fā)環(huán)境 86 CCS5 5集成開發(fā)環(huán)境 如果出現(xiàn)下圖的警告 點擊 OK 忽略警告 87 CCS5 5集成開發(fā)環(huán)境 這樣CCS3 3的工程就已經(jīng)導入完成了 下面就是設置導入后工程的屬性 路徑 工具欄 Window ShowView ProjectExplorer 切換出界面后右擊工程選擇最后一項Properties 88 CCS5 5集成開發(fā)環(huán)境 屬性編輯需要設置兩種屬性 一種是修改頭文件路徑 這里我們把路徑修改成絕對路徑 見下圖所示操作 89 CCS5 5集成開發(fā)環(huán)境 然后重新添加CCS5 5的頭文件路徑點擊 按鈕 在彈出的窗口中點擊 Workspace 按鈕 如下圖所示 在彈出的窗口中將導入的工程展開 選中 Include 文件夾 再單擊 OK 即可完成添加頭文件路徑 如下圖所示 添加完成后 在原來的窗口也點擊 OK 完成添加 90 CCS5 5集成開發(fā)環(huán)境 頭文件路徑添加后 還要再設置個屬性 最后屬性設置完成 右擊工程選擇 BuildProject 進行編譯 編譯完成后 整個導入過程就全部結(jié)束 91 CCS5 5集成開發(fā)環(huán)境 2 CCS高版本工程的導入 由于例程雖然已經(jīng)是CCS3 3以上的版本 但不可以直接拷貝到 workspace 工作區(qū)間 使用 還是需要導入到工作區(qū)間才可以使用 下面將介紹如何導入CCS高版本的工程 在 C C Projects C C 項目 路徑 工具欄Window ShowView Other下的C C C C Projects 即 CCSEdit 視圖下 單擊工具欄的 Project ImportCCSProjects 工程 導入CCS工程 92 CCS5 5集成開發(fā)環(huán)境 在彈出的窗口中作如下操作 注意 如果操作過程中出現(xiàn)和CCS3 3導入時一樣的警告時 點擊 OK 忽略 完成后 右擊工程選擇 BuildProject 進行編譯 編譯完成后 整個導入過程就全部結(jié)束 93 CCS5 5集成開發(fā)環(huán)境 五 CCS5 5的仿真與燒寫 首先照第二章所做的說明 建立一個TMS320F28335芯片和XDS100V2 或者XDS100V3 的配置文件 啟動并連接上 然后將視圖切換到 CCSEdit 下 將導入的工程的CMD文件從 28335 cmd 燒寫所用CMD文件 替換成 28335 RAM lnk cmd 仿真所用CMD文件 注意 28335 cmd和28335 RAM lnk cmd兩者只能選其一參與編譯 否則編譯器將無法識別具體的操作空間而出錯 然后右擊工程選擇 BuildProject 進行編譯 編譯沒有錯誤后會在Workspace 工作區(qū)間 的工程文件夾下的Debug文件夾里產(chǎn)生一個 out文件 加載這個 out 文件后即可進行仿真操作 94 CCS5 5集成開發(fā)環(huán)境 95 CCS5 5集成開發(fā)環(huán)境 CMD文件更改過后 將視圖切換到 CCSDebug 視圖下進行工程的加載 步驟 點擊 工具欄Run Load LoadProgram 96 CCS5 5集成開發(fā)環(huán)境 在出現(xiàn)的對話框里進行如下圖所示的操作 加載完成后點擊運行 即可觀察到開發(fā)板上的現(xiàn)象 97 CCS5 5集成開發(fā)環(huán)境 至此 仿真操作已進行完畢 98 CCS5 5集成開發(fā)環(huán)境 2 CCS5 5的燒寫操作 在燒寫之前 展開工程下的Debug文件 雙擊打開 map文件 出現(xiàn)如下圖所示的內(nèi)容 99 CCS5 5集成開發(fā)環(huán)境 圖中藍底色一行為密碼區(qū)域使用情況 如果在used于unused一欄下分別為0和08表示密碼區(qū)域未使用 否則密碼區(qū)域可能已經(jīng)被使用 不可以燒寫 若強行燒寫將導致芯片鎖死 此時可以自己重新新建工程編譯 CCS6 0的燒寫操作與仿真操作一樣 只不過將導入的工程的CMD文件從 28335 RAM lnk cmd 仿真所用CMD文件 替換成 28335 cmd 燒寫所用CMD文件 注意 28335 cmd和28335 RAM lnk cmd兩者只能選其一參與編譯 否則編譯器將無法識別具體的操作空間而出錯 然后右擊工程選擇 BuildProject 進行編譯 編譯沒有錯誤后會在Workspace 工作區(qū)間 的工程文件夾下的Debug文件夾里產(chǎn)生一個 out文件 加載這個 out 文件即可 不需要點擊運行 100 六 CCS5 5中一些常見的功能按鈕 CCS5 5中所有功能按鈕都可以在工具欄中調(diào)出來 這里將一些比較常用的功能按鈕拎出并加以介紹 常見的功能按鈕可在工具欄中的 View Tools 和 Window ShowView 中調(diào)出來 如下圖所示 101 CCS5 5集成開發(fā)環(huán)境 102 CCS5 5集成開發(fā)環(huán)境 1 加載代碼調(diào)試器完成目標初始化之后 項目的輸出文件 OUT將自動加載到活動目標 并且默認情況下代碼將在main 函數(shù)處停止 注意 代碼將自動寫入MSP430 F28x和Stellaris設備閃存中 要配置閃存加載程序?qū)傩?請啟動調(diào)試器并轉(zhuǎn)到菜單 Tools On chipFlash 工具 片內(nèi)閃存 CCSDebug 調(diào)試 視圖包含每個芯片核的目標配置和調(diào)用堆棧 源代碼視圖顯示了在main 處停止的程序 基本調(diào)試功能 運行 停止 步入 步出 復位 位于 CCSDebug 調(diào)試 視圖的頂部欄中 Target 目標 菜單還有其他幾種調(diào)試功能 注意 如果目標配置需要先運行腳本再加載代碼 將打開 View Console 控制臺 視圖 這些腳本采用GEL 通用擴展語言 編寫而成 在對包含復雜外部內(nèi)存時序和電源配置的設備進行配置時尤其需要此類腳本 103 CCS5 5集成開發(fā)環(huán)境 2 監(jiān)視變量和寄存器在程序加載時還會打開 Variables Expressions 和 Registers 視圖 并顯示本地和全局變量 104 CCS5 5集成開發(fā)環(huán)境 在出現(xiàn)的對話框里進行如下圖所示的操作 加載完成后點擊運行 即可觀察到開發(fā)板上的現(xiàn)象 105 CCS5 5集成開發(fā)環(huán)境 3 反匯編以及源代碼與匯編代碼混合模式默認情況下不會打開反匯編視圖 但是可通過轉(zhuǎn)到菜單 View Disassembly 查看 反匯編 查看 106 CCS5 5集成開發(fā)環(huán)境 反匯編窗口中一個極其有用的功能是源代碼與匯編代碼混合模式查看器 如上面的屏幕截圖所示 要使用此功能 只需在 Disassembly 反匯編 視圖中右鍵單擊并選擇 ViewSource 查看源代碼 107 CCS5 5集成開發(fā)環(huán)境 4 內(nèi)存查看器 默認情況下不會打開內(nèi)存視圖 但是可通過轉(zhuǎn)到菜單 View MemoryBrowser 查看 內(nèi)存瀏覽 查看 通過此屏幕可訪問一些有用的功能 內(nèi)存可通過多種格式進行查看 可填充任意值 也可保存至PC主機中的二進制文件或從中加載 此外還可以查看所有變量和函數(shù) 而且每個內(nèi)存位置都有上下文相關(guān)的信息框 108 CCS5 5集成開發(fā)環(huán)境 5 管理斷點 作為任何調(diào)試器都會擁有的最基本功能 CCSv5 5中的斷點添加了一系列選項 幫助增加調(diào)試進程的靈活性 109 CCS5 5集成開發(fā)環(huán)境 硬件斷點可從IDE直接進行設置 軟件斷點僅受到設備可用內(nèi)存的限制 軟件斷點可設置為無條件或有條件停止 除了停止目標之外 軟件斷點還可執(zhí)行其他功能 文件I O傳輸 屏幕更新等 要設置斷點 只需在源代碼或反匯編視圖中雙擊代碼行即可 硬件或軟件斷點的圖標會指示其狀態(tài)和放置位置 注意 在優(yōu)化代碼中 有時無法將斷點設置到C源代碼中確切的某一行 這是因為優(yōu)化器可能會將代碼緊縮起來 從而影響匯編指令和C源代碼之間的相關(guān)性 110 CCS5 5集成開發(fā)環(huán)境環(huán)境 所有斷點 軟件 硬件 已啟用 已禁用 都可在下圖斷點查看器中看到 要配置斷點 只需右鍵單擊藍點 或者在斷點視圖中右鍵單擊并選擇 BreakpointProperties 斷點屬性 使用 Action 操作 可以設置斷點的行為 例如保持停止 更新一個或所有調(diào)試器視圖 從文件中讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入其中 激活或停用斷點組等 使用 SkipCount 跳過計數(shù) 可以設置執(zhí)行斷點操作之前通過的數(shù)目 使用 Group 分組 可以對斷點進行分組以進行高級控制 111 CCS5 5集成開發(fā)環(huán)境 6 圖形顯示工具CCSv5 5中提供了一個高級圖形和圖像可視化工具 它可通過圖形形式顯示數(shù)組 并且可采用多種格式 要添加圖形 只需轉(zhuǎn)到菜單 Tools Graph 工具 圖形 然后從各種顯示選項中選擇一個 基于時間的圖形 SingleTime 單曲線圖 和 DualTime 雙曲線圖 基于頻率的圖形 所有FFT選項 圖形窗口中的頂部工具欄可控制多種功能 例如更新速率 凍結(jié) 連續(xù) 目標停止時或手動 縮放 配置屬性等 默認情況下 圖形窗口會在目標停止時立即更新 使用自動縮放并以樣本數(shù)顯示X軸 以整數(shù)值顯示Y軸 所有這些選項都可進行設置 注意 請記住 圖形更新時所傳輸?shù)臄?shù)據(jù)量可能會影響目標硬件的實時操作 112 CCS5 5集成開發(fā)環(huán)境 下面的過程顯示了包含正弦波發(fā)生器輸出內(nèi)容的圖形 在源代碼窗口中 右鍵單擊斷點藍點 已在上一部分設置 并選擇 BreakpointProperties 斷點屬性 在 Action 操作 屬性中 單擊該屬性值并選擇 RefreshAllWindows 刷新所有窗口 這樣將刷新所有窗口 而不是將程序完全停止在該點 變量output 包含16個正弦波發(fā)生器輸出樣本 因此整個緩沖區(qū)必須立即顯示在圖形窗口中 單擊 Tools Graph SingleTime 工具 圖形 單曲線圖 然后將選項配置 113 CCS5 5集成開發(fā)環(huán)境 屏幕底部應該出現(xiàn)一個圖形窗口 如果需要 可通過單擊按鈕更改圖形屬性 單擊 Run Resume 目標 運行 該圖形應該以16個樣本為一組分批更新 要查看output數(shù)組的實際值 請單擊 Watch 監(jiān)視 選項卡 應當在屏幕右上角部分 然后單擊 New 新建 鍵入output并展開此數(shù)組以顯示其中的所有值 這些值以16位帶符號整數(shù)輸出 因此可通過調(diào)整Q值使其標準化 在 Watch 監(jiān)視 窗口中選擇所有值 右鍵單擊并選擇 Q values Q value 15 Q值 Q值 15 如下圖所示 114 CCS5 5集成開發(fā)環(huán)境 7 圖像顯示工具要顯示圖像 只需轉(zhuǎn)到菜單 Tools Image 工具 圖像 屏幕底部將打開兩個視圖 Image 圖像 和 Properties 屬性 CCSv6顯示的信息既可以是來自PC主機中的文件 也可以是目標開發(fā)板中加載的圖像 在屬性頁面中 只需將 Imagesource 圖像源 選項設置為 File 文件 或 ConnectedDevice 連接的設備 即可 與圖形查看器類似 需要設置其他所有屬性才能使顯示內(nèi)容有意義 彩色障板 線條尺寸和數(shù)據(jù)寬度等幾種選項會影響圖像的正確顯示 115 CCS5 5集成開發(fā)環(huán)境 要顯示加載至目標的圖像 請執(zhí)行以下操作 轉(zhuǎn)到菜單 View MemoryBroswer 查看 內(nèi)存 打開內(nèi)存視圖 在地址框中鍵入有效的目標地址 0 xC0000000 將圖像文件加載至0 xC0000000 單擊內(nèi)存操作圖標旁邊的三角形 然后單擊 Load 加載 瀏覽至下面的目