微機原理第5章

1、1,第,5,章,半導體存儲器,重點掌握和理解的知識：,（,1,）重點掌握存儲器的結(jié)構(gòu)原理及體系分類,（,2,）重點掌握存儲器譯碼及芯片地址空間的計算方法,（,3,）理解并掌握典型存儲芯片的外部特征及應(yīng)用特點,（,4,）理解并掌握不同類型存儲芯片的工作原理及內(nèi)部結(jié),構(gòu)特點,（,5,）理解并掌握存儲芯片的擴充方式以及與,CPU,的信號,連接方法,半導體存儲器概述,?,存儲器以字節(jié),(8,位,),為基本存儲單位,?,存儲器有確定的存儲容量,?,每個存儲單元有唯一的地址,?,8086,使用,20,位地址線尋址存儲器,2,3,存儲體系的設(shè)計問題,?,?,如何規(guī)劃和組織微機系統(tǒng)的存儲體系？,通常采用“,多

2、級存儲器體系,”,(,而非單一的存儲形,式,),?,由兩種以上的速度、價格、容量各異的存儲器,組成,?,由專門的軟件、硬件進行輔助管理,4,采用多級存儲器結(jié)構(gòu)的原因,?,考慮和兼顧的因素為,?,?,?,速度,容量,成本,5,Random Access Memory,1,可讀可寫,2,易失性,內(nèi)存儲器,Read Only Memory,1,只讀,2,非易失性,隨機存儲器,RAM,只讀存儲器,ROM,動態(tài),RAM,靜態(tài),RAM,6,CPU,利用,虛擬內(nèi)存技術(shù),解決主,存儲容量與成本價格的矛,盾問題,選用,SRAM,作為高,速緩存,Cache,主存儲選用動態(tài)隨,機存儲器,DRAM,硬件軟件,輔助管理

3、,硬件軟件輔助管理,輔存儲選用磁盤,7,計算機的存儲體系典型例,現(xiàn)在的微型計算機系統(tǒng)一般采用多,級存儲器結(jié)構(gòu)，即：存儲系統(tǒng)的,三個層次,特別提示,：無論是否采取了虛存技,術(shù)還是緩存技術(shù)，主存的容量一,定仍是,DRAM,的容量；,CPU,寄存器,16,位,高速緩存,SRAM,8KB*2,主存儲,DRAM,1MB,外部存儲器,20GB,8,“,存儲”的形成,“,位”的存儲,?,?,使用不同的電子器件，構(gòu)成具有兩個穩(wěn)定狀態(tài),的存儲基本電路；存儲二進制數(shù)據(jù)信息,一個存儲基本電路；存儲一個二進制的位,位線,輸出或輸入該位數(shù)據(jù),也稱數(shù)據(jù)線,存儲基本,電路,字線,選中該電路,也稱地址線,“,存儲”的形成,多

4、“位”數(shù)據(jù)存,儲,?,?,9,?,存儲矩陣，存儲多個二進制的位數(shù)據(jù),選中某一個存儲電路，至少需要,4,條地址線,需要,1,條數(shù)據(jù)線,10,“,存儲”的形成,大矩陣多單元大容量,?,?,?,以上的圖示是一個,4*4,的存儲矩陣,可以存儲,16,個二進制的位,稱它的容量為：,16*1,位,?,如矩陣為,128*128,，則可實現(xiàn)更大規(guī)模的存儲,?,?,行、列各至少需要,7,條地址線，共同確定一個存儲電路,容量為：,16K*1,位,行,譯,碼,128*128,矩陣,列,譯,碼,數(shù)據(jù)線數(shù)與地址線數(shù)問題,A,0,A,1,A,2,行,譯,碼,器,列,譯,碼,器,11,如每次可輸出,存儲單元與地址線數(shù)有,對

5、,仍是,4*4,矩陣,4,個二進制位,地址線數(shù),4,位,則有,應(yīng)關(guān)系,4,個存儲單元，每個存,:,單元數(shù),=2,但每次可傳送,2,個二進制位,容量為,地址線的任務(wù)是“,4*4,位,尋,”存,此,2,個位來自,1,個,存儲單元,只需要,儲單元,2,條地址線,共,8,個存儲單元,每個存,2,位,但需要,數(shù)據(jù)線與單元存儲的位數(shù),4,條數(shù)據(jù)線,地址線共只需,3,條,有,對應(yīng)關(guān)系,:,兩者相等,需要兩條數(shù)據(jù)線,一條數(shù)據(jù)線傳送,存儲容量為,8*2,位,1,位,數(shù)據(jù)線的任務(wù)是“,傳送,”,若干位的數(shù)據(jù),存儲容量可表示為：,存儲單元數(shù),*,各單元的位數(shù),數(shù)據(jù),I/O,1,數(shù)據(jù),I/O,2,12,“,存儲”的形

6、成,-,矩陣芯片存儲器,?,?,一個存儲芯片往往包含若干存儲矩陣,最終的存儲器是以“字節(jié)”為存儲單位的；但,存儲芯片的存儲單位是“位”，而不一定是字,節(jié)；既使是,8,位，也不一定能滿足存儲器的容量,要求,一個存儲器往往由多個存儲芯片,擴充,組成,?,?,?,位擴充,字擴充,13,存儲容量計算例,?,某存儲器芯片的地址線為,16,位，存儲字長為,8,位，,則其存儲容量為多少？,一般的，若某存儲器芯片有,M,位地址總線、,N,位數(shù),據(jù)總線，表示存儲單元的數(shù)量為,2,M,個，每個存儲單,?,元可存儲,N,位二進制代碼信息；則存儲容量表示為,2,M,N(,位,),?,該存儲芯片中,M,為,16,位，,

7、N,為,8,位，則其存儲容量為：,64K,8,位,(,容量為,64KB),14,半導體存儲器的結(jié)構(gòu),?,半導體存儲器的一般包括,?,地址寄存器,?,地址譯碼器,?,存儲體,?,讀寫控制放大電路,?,數(shù)據(jù)寄存器,?,時序邏輯控制電路,15,半導體存儲器的基本結(jié)構(gòu),寄存器分別用于暫存待讀出,或待寫入的數(shù)據(jù)和,CPU,送來,讀,數(shù),地,寫,地,數(shù),據(jù),址,驅(qū),址,據(jù),寄,譯,存儲體,動,總,存,總,碼,電,線,器,線,器,路,接收,CPU,送來的位地,址信號，并譯出存儲單,控制電路,元中的具體地址，選擇,提供片選和讀,/,寫等控制邏,信息存儲的主體和核心，,并確定與具體地址相對,輯信號，完成對被選中

8、單元,是存儲單元的集合體；存,控制總線信號,應(yīng)的存儲單元,中各位數(shù)據(jù)的讀寫操作,儲單位是字節(jié),地,址,寄,存,器,的地址,16,存儲器芯片的主要引腳,17,靜態(tài),RAM,的應(yīng)用特點,?,由電路結(jié)構(gòu)的特點，可以保證存儲的信息只要不斷,電，內(nèi)容不會丟失；不需要刷新,存取速度快,?,?,?,?,電路結(jié)構(gòu)復(fù)雜，集成度較低,價格成本較高,一般用作高速緩沖存儲器,18,SRAM,單元存儲電路,見教材,P136-P137,特點：,?,復(fù)雜,?,由觸發(fā)器構(gòu)成,?,不需要刷新,不需要了解內(nèi)特性,19,靜態(tài),RAM,典型芯片,常用,SRAM,芯片型號,型號,6116,6132,，,6232,6164,，,6264

9、,3264,，,7164,容量,2K*8,位,4K*8,位,62128,62256,，,5C256,型號,容量,16K*8,位,32K*8,位,8K*8,位,64C512,，,74512,64K*8,位,20,6116,芯片結(jié)構(gòu)框圖及引腳圖,?,?,數(shù)據(jù)線,：,8,條,地址線,：,11,條,控制線,：,CS,，,OE,，,WE,，,24,引腳,存儲容量為,2K*8,位,(B),列地址只有,4,位；可尋,16,根列線；因,6116,是,8,位存儲的芯片，故一根列線將,控制,8,位，即選中某一根列線,(,如,0101),和某一根行線,(,如,101 1010),上的,8,個位；,存儲體是一個,12

10、8*128,的矩陣,;2K,個基,本存儲單元,每各存儲單元存儲,8,位,128,列,但,4,條地址線尋址,21,共可尋址,16,條列線,1,條列線將控制,8,列,即同時可讀寫,8,位,128,行,7,條地址線尋址,可尋址,128,條行線,22,SRAM6116,上的引腳信號,數(shù)據(jù)線：,I/O,0,I/O,7,地址線：,A,0,A,10,控制線：,CE,：片選信號，有效時，芯片才工作,WE,：讀寫控制信號，為,0,時寫，為,1,時讀,OE,：存儲器數(shù)據(jù)輸出控制信號，為,0,時，,允許存儲器被選中的數(shù)據(jù)輸出到數(shù)據(jù)線上,23,6116,的工作過程,?,讀操作,片選,CS=0,有效,表示被選中,由,C

11、PU,送來的地址信號經(jīng)地址輸入線,A,10,A,0,送,入地址鎖存器,該地址被先后送入行,(7,位,),、列,(4,位,),地址譯碼器,根據(jù)譯碼值，選中一個存儲單元（,8,位）的數(shù)據(jù),待輸出控制信號,OE=0,時，被選中的數(shù)據(jù)被送至,I/O,線上,24,6116,的工作過程,?,寫操作,寫入時，片選信號,CS=0,，表示選中該芯片,當,WE=0,表示是寫操作,經(jīng),譯碼器譯碼，確定寫入單元（,8,位）的地址,將此時,I/O,線上的數(shù)據(jù)送入被選中的存儲單元,25,6116,工作方式真值表,26,動態(tài),RAM,的應(yīng)用特點,?,由一個,MOS,管組成基本存儲單元，依靠,MOS,管的,柵極,電容,來存儲

12、信息，電路結(jié)構(gòu)簡單,?,?,信息在柵極電容上可保留一段時間,但柵極電容上的信息還是要丟失的,(,漏電,),，因此動態(tài),RAM,需要,定時地刷新,?,集成度高，價格成本低，適合制作大規(guī)模和超大規(guī)模集,成電路,27,DRAM,的單元存儲電路,特點：,?,簡單,?,由電容構(gòu)成,?,需要刷新,不需要了解內(nèi)特性,詳細見教材,P139,行選擇信號,T,1,C,s,刷新放大器,列選擇,信號,T,2,數(shù)據(jù),I/O,線,28,DRAM,典型芯片介紹,?,2164,是典型的芯片,?,?,?,16,引腳,容量為：,64K*1,位,；,4,個,128*128,的存儲矩陣,8,條地址線,;,為實現(xiàn),16,位,(64K)

13、,的尋址,地址線,分時復(fù)用,:,?,?,行地址選通信號,-,送,8,位行地址鎖存器,列地址選通信號,-,送,8,位列地址鎖存器,?,每,2?ms,需刷新一遍；每次刷新,512,個存儲單元，在,每個矩陣中刷新一行；,2?ms,內(nèi)需有,128,個刷新周期,2164,芯片的引腳,A,0,A,7,：,8,根地址引腳，用來接收,8,位的行、列地址,RAS,：行地址選通信號，低電平有效,CAS,：列地址選通信號，低電平有效,WE,：寫允許控制信號，輸入,D,IN,：數(shù)據(jù)輸入引腳，被寫入的數(shù)據(jù)從此寫入存儲,D,OUT,：數(shù)據(jù)輸出引腳，讀出的數(shù)據(jù)從此輸出到數(shù)據(jù)總線,V,DD,：,+5V,電源引腳,29,Vss

14、,：接地引腳,N/C,：空引腳,無片選信號；由,RAS,和,CAS,替代,30,2164 DRAM,內(nèi)部結(jié)構(gòu)框圖,31,2164 DRAM,工作方式,?,在行地址控制下刷新，每次刷新,128,4,個單元,?,RAS=0,，傳送行地址；,CAS=0,，傳送列地址,?,讀寫控制信號,WE,，當,WE=1,為讀，,WE=0,為寫,32,只讀存儲器,ROM,?,非易失性存儲器，主要存放一般不修改的固定的程序和數(shù),據(jù)，如監(jiān)控程序、,PC,機的,BIOS,程序等,基本結(jié)構(gòu)與,SRAM,相似，但要解決“,非易失,”問題,?,?,解決“非易失”問題的方法不同，所以,有多種類型的,ROM,?,?,?,掩膜,RO

15、M,；,可編程的只讀存儲器,PROM,可擦除的,EPROM,以及電可擦除的,EEPROM,33,掩模,ROM,掩模,ROM,芯片所存儲的信息是在,芯片制造生產(chǎn)時確定，用戶不能修改,圖示為,一個,4,?,4,位,MOS,管的,ROM,的存儲矩陣及存儲內(nèi)容,P128,圖,5-6,34,4,?,4,位掩模,ROM,矩陣及存儲內(nèi)容,D,3,D,2,D,1,D,0,字線,0,字線,1,0,0,1,1,1,0,0,1,字線,2,字線,3,1,0,0,0,1,0,0,0,字線以高電平選通；以字選線上有無管子，區(qū)分和存儲信息,;,制造時都有,都是,0;,出廠時一次性寫好,或,1,或,0;,不可再更改,!,35

16、,可編程,PROM,?,?,?,PROM,是一種允許用戶編程一次的,ROM,其存儲單元通常用晶體管實現(xiàn),PROM,在出廠時，其存儲單元的內(nèi)容為全,1,或全,0,；用戶,字選線,可以根據(jù)自己的需要，在通用或?qū)Ｓ玫木幊唐魃蠈⒛承?單元改寫為,0,或者,1,?,熔絲式,PROM,結(jié)構(gòu)出廠時，管子將位線與字選線連通，,所有熔絲都是接通的，表示存有“,0”,信息；如要改寫為,“,1”,信息，只需用電流將熔絲燒斷即可,熔絲,位線,?,熔絲燒斷后不能恢復(fù)，,PROM,只能進行一次編程,36,可擦除可編程的,EPROM,的特點,EPROM,芯片，也稱為紫外線擦除可編程的,ROM,芯片,通過電路中場效應(yīng)管的,電

17、荷分布,來保存信息,編程的過程，是一次,高電平作用下的電荷注入,的過程,由于絕緣層的包圍，注入的電荷無法泄漏，電荷分布,維持不變，信息保存非易失性,通過“光照”擦除信息；擦除和重寫需要使用專用設(shè),備,擦除或重寫必須是“整片”進行,P128,圖,5-8,37,EPROM,的單元存儲電路,特別技術(shù)制作的場效應(yīng)管，柵極,被,SiO,2,絕緣層包圍；稱為“浮柵”,；一旦注入電荷將不會泄漏,S,浮柵,D,V,PP,SIO,2,P,+,N襯底,P,SIO,2,38,EPROM,的單元存儲電路,?,原始狀態(tài),：柵極無電荷，浮柵管不導通，位線,為高電平,1,編程,：實際是某位寫,0,；在寫電壓的作用下，電,荷

18、被注入柵極，使管導通，該位線為低電平,0,?,?,保持,：撤掉寫電壓后，電荷因絕緣而不泄漏，,信息得以保持，不會丟失,擦除,：紫外線光照射，電荷獲得較大能量，可,穿過,PN,結(jié)而泄漏，恢復(fù)原始狀態(tài),?,39,EPROM,芯片的典型外觀示意圖,平時需要蓋住,!,40,典型,EPROM,芯片,常用,Intel,_,EPROM,芯片型號規(guī)格,規(guī)格,型號,寬度,字長,（,byte,）,（,bit,）,型號,規(guī)格,字長,（,byte,）,寬度,（,bit,）,2716,2732,2764A,27128,27256,2K*8,位,4K*8,位,8K*8,位,16K*8,位,32K*8,位,16Kbit,3

19、2Kbit,64Kbit,128Kbit,256Kbit,27512,27C010,27C020,27C040,64K*8,位,512Kbit,128K*8,位,1Mbit,256K*8,位,2Mbit,512K*8,位,4Mbit,41,Intel 2732A,引腳,Intel 2732A,是一種,4K,8,位的,EPROM,?,12,條地址線,A,11,A,0,(,尋址,4K,單元,),?,8,條數(shù)據(jù)線,O,7,O,0,?,CE,為芯片允許信號，,用來選擇芯片,?,OE/V,PP,為輸出允許信號，用來把輸,出數(shù)據(jù)送上數(shù)據(jù)線；,V,PP,為寫操作高,壓電源,(,寫操作高電壓位,21V),?,

20、不能“隨機”寫，不需要寫選通,42,Intel 2732A,的工作方式,存儲器系統(tǒng)設(shè)計,存儲器的最終容量一定是,存儲單元數(shù),8,位,按字節(jié)組織的存儲體,?,芯片的單元存儲數(shù)據(jù)位數(shù)一般為,1,、,4,、,8,位；而且一個,芯片的容量也是有限的,?,存儲體是由多個“存儲芯片”，經(jīng)擴充而成,?,位擴充,與,字擴充,43,44,存儲器系統(tǒng)設(shè)計,?,微機系統(tǒng)中主存儲器的設(shè)計將涉及以下的主要問題,?,確定主存儲器的結(jié)構(gòu)；基本依據(jù)是外部數(shù)據(jù)總線的,位數(shù),(,即數(shù)據(jù)總線的寬度,),；主存儲器的結(jié)構(gòu)可以一般,分為：單存儲體結(jié)構(gòu),(,適用于,8,位的數(shù)據(jù)總線,),、雙存,儲體結(jié)構(gòu),(,適用于,16,位的數(shù)據(jù)總線,

21、),和四存儲體結(jié)構(gòu),(,適用于,32,位的數(shù)據(jù)總線,),?,規(guī)劃分配只讀存儲器,ROM,的容量和隨機存儲器,RAM,的容量，并選擇相應(yīng)的存儲芯片；分別確定,ROM,和,RAM,的容量,45,存儲器系統(tǒng)設(shè)計,?,存儲器芯片與系統(tǒng)總線的連接方式,各存儲芯片與系統(tǒng)的數(shù)據(jù)總線、地址總線和控,制總線的連接方式,CPU,總線的負載能力,CPU,的總線負載能力是有限的，對于較小系統(tǒng)，,芯片可與,CPU,直接連接；對于較大系統(tǒng)，應(yīng)增加,?,驅(qū)動電路或設(shè)置緩沖組件，提高,CPU,的負載能力,46,存儲器芯片數(shù)量的選擇,?,存儲器芯片的選擇：,?,首先根據(jù)存儲的數(shù)據(jù)位數(shù)計算所需芯片的數(shù),量：,8,位芯片的存儲位數(shù)

22、。,?,然后再根據(jù)存儲器的存儲單元數(shù)量計算所需,芯片的數(shù)量：存儲器的存儲單元數(shù)量芯片,的存儲單元數(shù)量。,?,最后綜合得到最終的芯片數(shù)量,47,存儲器芯片數(shù)量的選擇例,?,選用,2164,（,64K,1,位）構(gòu)成一個,256KB,的存儲器，計,算確定所需芯片的數(shù)量,?,解：首先根據(jù)存儲位數(shù)要求，計算確定所需芯片數(shù),?,量：,8,位芯片的存儲位數(shù),=8,1=8(,片,),然后根據(jù)存儲單元數(shù)量要求，計算確定所需芯片數(shù),量：存儲器的存儲單元數(shù)量芯片的存儲單元數(shù)量,=256K,64K=4(,片,),最后得到，構(gòu)造本題要求的存儲器，共需要,2164,芯,?,片的數(shù)量：,8,4=32(,片,),48,位擴充

23、,?,?,芯片的存儲位數(shù)不足一個字節(jié)時，需要,位擴充為,8,位,將多個芯片組成一組，地址線及控制信號線分別連接在,一起，各片的,數(shù)據(jù)線獨立連接到數(shù)據(jù)總線上,擴充為一個字節(jié)的數(shù)據(jù)存儲空間,?,?,CPU,同時選中多個“片”,49,例,5-3,及數(shù)據(jù)線連接圖示,用,Intel 2114(1K,4,位,),的,SRAM,芯片組成一個,1K,8,位的存儲器，計算需要的芯片數(shù)量并畫,出擴充的連接示意圖,通過計算得到所需的芯片數(shù)量為：,8,位芯片的存儲位數(shù),=8,4=2(,片,),字擴充,?,各芯片的一個單元存儲位數(shù)為一個,字節(jié),?,若構(gòu)成指定容量的存儲體，需要由,多片擴充而成,?,內(nèi)部地址線、數(shù)據(jù)線、讀

24、寫控制信,號線分別連接在一起；,但片選線獨,立連接到譯碼器輸出端,?,CPU,一次讀寫選中一片,50,62128,為,16K*8,位芯片,D,7,D,0,64,1,#,62128,KB,2,#,62128,存,儲,3,#,62128,器,4,#,62128,51,字擴充圖示,52,例,5-4,及數(shù)據(jù)線連接圖示,?,用,Intel2114,芯片構(gòu)成容量為,4KB,的,RAM,存儲器,系統(tǒng)：,?,Intel2114,芯片的容量為,1K,4,位，字長為,4,位，,因此首先要采用位擴充的方法，用兩片芯片,組成,1K,8,位的芯片組；再對芯片組采用字,擴充的方法來擴充容量，需要,4,組芯片組構(gòu)成,4KB

25、,的容量；共需要,8,片,2114,芯片,53,數(shù)據(jù)信號線的連接,?,存儲器與,CPU,數(shù)據(jù)總線的連接,?,位擴充時：各片分別連接到數(shù)據(jù)總線的不同,位線上,?,字擴充時：各片數(shù)據(jù)線均連接到數(shù)據(jù)總線上,54,控制信號線與,CPU,的連接,?,8086 CPU,與存儲器連接的控制信號主要有：地,址鎖存信號,ALE,、選擇信號,IO/M,，讀,/,寫信號,RD,和,WR,，準備就緒信號,READY,等,?,存儲器控制信號引腳或其他存儲器組件的引腳,分別與,CPU,上述對應(yīng)信號線相連,55,部分控制信號線連接示意,56,地址總線的連接問題,?,?,存儲器是經(jīng)“擴充”而成的,存儲器尋址的基本要求是：,C

26、PU,發(fā)出一個地址，只能找,到,一片,存儲器芯片上的某個存儲單元；或只能找到由,一,組,芯片經(jīng)擴充而成的某個存儲單元,?,這包含著兩個“尋址”的意義,?,?,找到目標片或找到目標組,-,稱為“片選”,在片內(nèi)或組內(nèi)找到存儲矩陣中目標存儲單元,-,稱為,“字選”,57,片內(nèi)地址與片外地址,?,根據(jù)所選用的半導體存儲器芯片地址線的多少，把,CPU,的地址線分為芯片外地址線和芯片內(nèi)地址線,?,片外地址線,，經(jīng)地址譯碼器譯碼后輸出，作為存儲,器芯片的片選信號，用來選中,CPU,所要訪問的存儲,器芯片,-,片外譯碼,-,實現(xiàn)片選,?,片內(nèi)地址線,，直接接到所要訪問的存儲器芯片的地,址引腳，用來直接選中該芯

27、片存儲矩陣中的一個存,儲單元,-,片內(nèi)譯碼,-,實現(xiàn)字選,58,存儲器的片選與字選的實現(xiàn),?,那么如何進行“字選”和“片選”呢？,?,用,CPU,地址總線的低位實現(xiàn)“字選”,?,?,稱為“,芯片內(nèi)部譯碼,”,由片內(nèi)譯碼器完成,?,用,CPU,地址總線的高位實現(xiàn)“片選”,?,?,稱為“,芯片外部譯碼,”,有多種譯碼方式實現(xiàn),59,芯片外部譯碼的意義,?,意義：,將輸入的,CPU,一組高位地址信號通過變換，產(chǎn)生一個有,效的控制信號，傳送到存儲芯片的,CE,引腳，用于選中某,一個存儲器芯片,常用的譯碼方法分為,?,線選譯碼,?,譯碼器譯碼,?,部分地址譯碼,?,全地址譯碼,60,線選譯碼,?,線選法

28、,就是用除片內(nèi)尋址線之外的高位地址線,直接地接至各個存儲芯片的片選端；當某地址,線信號為“,0”,時，就選中與之對應(yīng)的存儲芯片,?,特點：不需要地址譯碼設(shè)備，線路簡單，適用,于連接存儲芯片較少的場合,61,線選譯碼例,5-5,2,號,2764,地,址空間？,A,13,A,14,CE,2764,2#,CE,2764,1#,A,12,A,0,62,芯片地址空間的計算方法,?,地址范圍高地址線的取值,+,片內(nèi)的基,本地址范圍,?,基本地址,=,片內(nèi)地址線全取,0,時的值,到,全取,1,時的值,63,線選譯碼,(,例,5-6),8086 CPU,A,16,A,19,A,15,A,14,A,13,A,1

29、2,CE,A,11,A,0,CE,A,11,A,0,CE,A,11,A,0,2732 #3,CE,A,11,A,0,2732 #4,A,11,A,0,2732 #1,2732 #2,OE,D,7,D,0,RD,D,7,D,0,OE,D,7,D,0,OE,D,7,D,0,OE,D,7,D,0,2732,芯片；,4K*8,位；,12,條地址線,64,四個存儲器芯片的地址分配,65,地址重疊的意義,?,以上并未考慮,A,19,A,16,最高位地址線的取值；他們?nèi)〔?同的值，就會出現(xiàn)同一芯片中的“地址重復(fù)”,?,?,如均取,0000,，則地址空間為,0E000H,0EFFFH,如均取,1111,，則地

30、址空間為,0FE000H-0FEFFFH,?,A,19,A,16,可取,16,種不同的組合，因此，每一片,2732,都對,應(yīng)著,16,個不同的地址空間,多個存儲地址都可以選中同一個存儲數(shù)據(jù),(,或稱同一存,儲單元具有多個地址,),的情況稱為“,地址重疊,”,?,66,3-8,譯碼器簡介,三個控,制端子,?,74L138,譯碼器,?,?,16,引腳,3,個譯碼輸入信號，,8,種譯碼輸出, Y,0,-Y,7,，均為,低電平信號,3,個控制信號輸入引腳；只有,G,1,=1,、,G,2A,=0,、,?,G,2B,=0,時，才允許,A,、,B,、,C,輸入并譯碼,67,譯碼器真值表,G,1,1,1,1,

31、1,1,1,1,1,G,2A,0,0,0,0,0,0,0,0,其他值,G,2B,0,0,0,0,0,0,0,0,C,0,0,0,0,1,1,1,1,B,0,0,1,1,0,0,1,1,A,0,1,0,1,0,1,0,1,輸出,Y,0,=0,；其余均為,1,Y,1,=0,；其余均為,1,Y,2,=0,；其余均為,1,Y,3,=0,；其余均為,1,Y,4,=0,；其余均為,1,Y,5,=0,；其余均為,1,Y,6,=0,；其余均為,1,Y,7,=0,；其余均為,1,均輸出全,1,68,全地址譯碼,?,?,除片內(nèi)必須的地址線之外，用剩余,全部的高位地址信號,作,為譯碼信號，通過,3-8,譯碼器譯碼；并由,3-8,譯碼器輸出片,選信號，連接各存儲芯片,特點：,地址不重疊,低位線,全,部,地,址,線,高位線,存儲器,芯片,譯,碼,器,片選信號,69,全地址譯碼例,5-7,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,G,1,G,2A,G,2B,C,B,A,70,全地址譯碼例,?,單片,2764,（,8K,8,位，,EPROM,；片內(nèi)需要,13,條地址,線）在高位地址,A,19,A,13,=1110 000,時被選中，因此其,擁有唯一地址范圍為：,?,1110 000,0 0000 0000 0000,-11