altium-designer-常見錯誤及處理

1、電氣檢測時出現(xiàn)Hole Size Constraint (Min=1mil) (Max=100mil) (All)怎么處理最佳答案導(dǎo)致出現(xiàn)這個錯誤的原因就是由于你的PCB中鉆孔的尺寸與PCB規(guī)則中的設(shè)定尺寸沖突。解決方法有兩個：1）更改規(guī)則檢查內(nèi)容，不再上報(bào)鉆孔尺寸錯誤沖突。具體方法就是：快捷鍵 T D 打開規(guī)則檢查窗口，在Rules To Check中，將Hole Size后面兩個框內(nèi)的勾去掉，這樣就不會再報(bào)此類錯誤。2）更新鉆孔尺寸規(guī)則，讓你的鉆孔正?；?。具體方法是：快捷鍵 D R 打開規(guī)則編輯窗口，在Design Rules內(nèi)找到 Hole Size并雙擊打開進(jìn)行規(guī)則編輯；將最大值和最小

2、值更改為包含你的PCB上鉆孔的最大尺寸和最小尺寸后即可。un-routed net constraint ( (all) )錯誤T+D,工具里面的設(shè)計(jì)規(guī)則檢查ALTIUM DESIGNER 導(dǎo)入PCB時提示some nets were not able to matched.Try to match these manualy? 具體解決方案如下：解決方案1：然后新建一個PCB文件，再次更新的時候就會出現(xiàn)這個問題。發(fā)表一下個人意見，然后你有更改過原理圖的某些網(wǎng)絡(luò)。你原先更新過一次PCB， 可以將工程中的PCB文件刪除，在確認(rèn)封裝等沒有問題的情況下，再UPDATE PCB DOCUMENT就行了

3、兄弟 我也是用AD6的 ，是個菜鳥解決方案2：剛剛試了一下，再UPDATE PCB DOCUMENT就行了 慢慢摸索吧，有些問題很難說請， 可以將工程中的PCB文件刪除，然后新建一個PCB文件，在確認(rèn)封裝等沒有問題的情況下silk to silk (clearance=10mil)報(bào)錯Altium Designer PCB中顯示SilkToSilkClearance和Silkscreen ComponentPad Clearance的距離怎么取消？例如字符間距設(shè)置的是0.254mm，PCB 字符之間就會出現(xiàn)0.254mm這樣的白色字。最佳答案那說明資費(fèi)挨太近了，你可以更改設(shè)置的間距距離改小一些

4、設(shè)置過孔Via的尺寸，每一次放置都是設(shè)置的值畫PCB的時候，常常遇到這種情況，即使在規(guī)則中設(shè)置的內(nèi)徑為0.3mm，外徑為0.6mm。放置過孔的時候仍然是默認(rèn)值。雖然在布線結(jié)束后可以全局修改，但是布線的過程中是非常痛苦的。這里向大家介紹一種簡單的方法。規(guī)則中對Via的尺寸進(jìn)行更改改過尺寸之后，再放置Via,尺寸仍然是默認(rèn)值我們可以點(diǎn)擊Via放置過孔，但是不要放置下去，然后按Table鍵改默認(rèn)尺寸，然后在放置下去，這樣就改好了，以后每次放置都是內(nèi)徑0.3mm，外徑0.6mm。在布線的同時按2也可以方便的放置過孔，也是用上面一樣的方法改變默認(rèn)尺寸如何單獨(dú)設(shè)置鋪銅與信號線之間的間距將s改為nAltium designer 09PCB如何添加新的網(wǎng)絡(luò)標(biāo)號最佳答案Design_NetList_Edit Nets.在中間欄點(diǎn)Add添加新的網(wǎng)絡(luò)PCB板引腳安全間距怎樣設(shè)置？Clearance Clearance Constraint (Gap=10mil) (All)最佳答案封裝圖中的引腳間距與你所設(shè)置的安全距離沖突，所以就會報(bào)錯。修改方