TTL門(mén)電路的邏輯功能和特性測(cè)試精

1、 實(shí)訓(xùn)一 TTL門(mén)電路的邏輯功能和特性測(cè)試 一、 實(shí)訓(xùn)目的 1熟悉TTL與非門(mén)邏輯功能的測(cè)試方法； 2熟悉TTL與非門(mén)特性參數(shù)的意義以及傳輸特性的測(cè)試方法； 3掌握TTL門(mén)電路的使用方法。 二、 實(shí)訓(xùn)內(nèi)容 1測(cè)試TTL與非門(mén)邏輯功能； 2測(cè)試TTL與非門(mén)的特性參數(shù)。 三、 實(shí)訓(xùn)主要元件 74LS00（四二輸入“與非門(mén)” ） 外引線排列圖： 74LS04（六反相器 ） 外引線排列圖： 四、 實(shí)訓(xùn)原理 74LS32 ( 四二輸入或門(mén) ) 在系統(tǒng)電路設(shè)計(jì)時(shí)，往往要用到一些門(mén)電路，而門(mén)電路的一些特性參數(shù)的好壞，在很大程度上影響整機(jī)工作的可靠性。 門(mén)電路的參數(shù)通常分兩種：靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)。 1TTL邏

2、輯門(mén)的主要參數(shù)有： (1) 扇入系數(shù)Ni和扇出系數(shù)NO：能使電路正常工作的輸入端數(shù)目和電路正常工作能帶動(dòng)的同型號(hào)門(mén)的數(shù)目。 (2) 輸出高電平VOH：一般為VOH2.4V (3) 輸出低電平VOL：一般為VOL0.4V (4) 電壓傳輸特性曲線、開(kāi)門(mén)電平VOn和關(guān)門(mén)電平Voff (5) 輸入短路電流IIS：一個(gè)輸入端接地，其它輸入端懸空時(shí)，流過(guò)該接地輸入端的電流為輸入短路電流。 (6) 空載導(dǎo)通功耗Pon：指輸入全部為高電平、輸出為低電平且不帶負(fù)載時(shí)的功率損耗。 (7) 空載截止功耗Poff；指輸入有低電平、輸出為高電平且不帶負(fù)載時(shí)的功率損耗。 (8) 抗干擾噪聲容限：電路能夠保持正確的邏輯關(guān)

3、系所允許的最大干擾電壓值。 (9) 平均傳輸延遲時(shí)間：t pd = (t pdl + t pdh ) / 2 (10) 輸入漏電流IIH：指一個(gè)輸入端接高電平，另一個(gè)輸入端接地時(shí)，流過(guò)高電平輸入端的電流。 . 2“與非”門(mén)特性參數(shù)的測(cè)量方法 （1）空載導(dǎo)通功耗PccL 是指輸入全為高電平、輸出為低電平且不接負(fù)載時(shí)的功率損耗。 PCCL=VCC ICCL 式中: VCC電源電壓； ICCL導(dǎo)通電源電流。 測(cè)試電路如圖1.1所示，給輸入端全高平，測(cè)量電源電流值，將計(jì)算結(jié)果填入表4中。 （2）空載截止功耗PCCH 是指輸出端空載，所有輸入端全接地時(shí)的功率損耗。PCCH= ICCHUCC。 測(cè)試電路如

4、圖1.1所示，給輸入端全低平，測(cè)量電源電流值，將計(jì)算結(jié)果填入表4中。 圖1.1 功耗測(cè)試電路 圖1.2 輸入低電平電流測(cè)試電路 （3）輸入低電平電流IIL IIL也稱(chēng)短路電流，是被測(cè)輸入端接地，其它輸入端懸空，從被測(cè)輸入端流出的電流。在多級(jí)門(mén)電路中它相當(dāng)于前級(jí)門(mén)輸出低電平時(shí)，本級(jí)向前級(jí)灌入的電流，它決定前級(jí)門(mén)的扇出系數(shù)。測(cè)試電路如圖1.2所示，將測(cè)試結(jié)果填入表4中。 (4) 輸入高電平電流IIH IIH是指被測(cè)輸入端接高電平，其它輸入端接地時(shí)，流入被測(cè)輸入端的電流。在多級(jí)門(mén)電路中它相當(dāng)于前級(jí)門(mén)的拉電流負(fù)載。測(cè)試電路如圖1.3所示，將測(cè)試結(jié)果填入表4中。 圖1.3 輸入高電平電流測(cè)試電路 圖1.

5、4 輸出高電平測(cè)試電路 （5）輸出高電平 是指輸出不接負(fù)載當(dāng)有一輸入為低電平時(shí)電路的輸出電壓值。測(cè)試電路如圖1.4所示。 給任意一輸入端低電平，測(cè)量輸出電壓，填入表4中。 （6）輸出低電平 是指輸出不接負(fù)載當(dāng)輸入端全為高電平時(shí)電路的輸出電壓值。測(cè)試電路如圖1.5所示。給輸入端全高電平，測(cè)量輸出電壓，填入表4中。 （7）扇出系數(shù)NO 圖1.5 扇出系數(shù)測(cè)試電路 圖1.6 電壓傳輸特性測(cè)試電路 扇出系數(shù)是指門(mén)電路能驅(qū)動(dòng)同類(lèi)門(mén)的最大個(gè)數(shù)，是衡量門(mén)電路帶負(fù)載能力的一個(gè)參數(shù)。 輸出低電平時(shí)的扇出系數(shù)測(cè)試：（注：此時(shí)輸出端接灌電流負(fù)載）按圖1.5接好線路，調(diào)節(jié)RP，使IOL增大，當(dāng)UOL=0.3V時(shí)，IO

6、L達(dá)到最大值（IOL=IOL(max)最大允許灌電流）。 低電平扇出系數(shù)：NOL IOL(max)IIL。通常IIHIIL，所以NOHNOL，故一般以NOL作為門(mén)電路 的扇出系數(shù)。將計(jì)算結(jié)果填入表4中。 五、實(shí)訓(xùn)步驟和要求 1TTL集成邏輯門(mén)電路功能的測(cè)試 （1）74LS00(四二輸入“與非”門(mén)) 電路功能的測(cè)試 A：如圖1.7所示。任選74LS00其中一個(gè)“二輸入與非門(mén)”，將其兩個(gè)輸入端分別與邏輯開(kāi)關(guān)聯(lián)接，可實(shí)現(xiàn)輸入高電平“1”或低電平“0”，再將對(duì)應(yīng)的輸出端與輸出狀態(tài)顯示電路（LED管）聯(lián)接。 B：按表1給定的1、2輸入端不同狀態(tài)組合，給“與非”門(mén)輸入邏輯電平，觀察LED管的狀態(tài)，燈亮輸入

7、出為高電平“1”，燈滅輸出為低電平“0”。將觀察結(jié)果填入表1中。 表1 TTL與非門(mén)真值表 LED亮，Y=1；LED滅，Y=0。 圖1.7 TTL與非門(mén)邏輯功能測(cè)試電路圖 （2）74LS32(四二輸入“或”門(mén)) 電路功能的測(cè)試 A：如圖1.7所示。任選74LS32其中一個(gè)“二輸入或門(mén)”，將其兩個(gè)輸入端分別與邏輯開(kāi)關(guān)聯(lián)接，可實(shí)現(xiàn)輸入高電平“1”或低電平“0”，再將對(duì)應(yīng)的輸出端與輸出狀態(tài)顯示電路（LED管）聯(lián)接。 B：按表2給定的1、2輸入端不同狀態(tài)組合，給“或”門(mén)輸入邏輯電平，觀察LED管的狀態(tài)，燈亮輸入出為高電平“1”，燈滅輸出為低電平“0”。將觀察結(jié)果填入表1中。 表2 TTL與非門(mén)真值表

8、LED亮，Y=1；LED滅，Y=0。 圖1.8 TTL或門(mén)邏輯功能測(cè)試電路圖 （3）74LS04六反向器) 電路功能的測(cè)試 A：任選74LS04其中一個(gè)“非門(mén) ”，將其一個(gè)輸入端與邏輯開(kāi)關(guān)聯(lián)接，可實(shí)現(xiàn)輸入高電平“1”或低電平“0”，再將對(duì)應(yīng)的輸出端與輸出狀態(tài)顯示電路（LED管）聯(lián)接。 B：按表3給定的1輸入端不同狀態(tài)，給“非”門(mén)輸入邏輯電平，觀察LED管的狀態(tài)，燈亮輸入出為高電平“1”，燈滅輸出為低電平“0”。將觀察結(jié)果填入表1中。 表2 TTL與非門(mén)真值表 LED亮，Y=1；LED滅，Y=0。 2觀察“與非”門(mén)對(duì)信號(hào)的控制作用 根據(jù)“與非”邏輯關(guān)系“有0出1，全1出0”的特點(diǎn)，可將其中一個(gè)輸入端作為另一輸入端信號(hào)的控制端。 （1）按圖1.9接好線路。輸入端1接頻率為1Hz、幅度為4V的脈沖信號(hào)，另一輸入端2接邏輯開(kāi)關(guān)，作為控制端，輸出端Y接輸出狀態(tài)顯示（LED管）。 （2）按表4中要求，使控制端2分別處于1或0兩種狀態(tài)，觀察輸出狀態(tài)顯示（LDE管）的發(fā)