(完整版)微機(jī)原理與接口技術(shù)樓順天周佳社編著習(xí)題答案5678910章

1、第5章總線及其形成1. 微處理器的外部結(jié)構(gòu)表現(xiàn)為數(shù)量有限的輸入輸出引腳，它們構(gòu)成了微處理器級(jí)總線。2. 微處理器級(jí)總線經(jīng)過(guò)形成電路之后形成了系統(tǒng)級(jí)總線。3. 簡(jiǎn)述總線的定義及在計(jì)算機(jī)系統(tǒng)中采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)。答：總線是計(jì)算機(jī)系統(tǒng)中模塊（或子系統(tǒng)）之間傳輸數(shù)據(jù)、地址和控制信號(hào)的公共通道， 它是一組公用導(dǎo)線，是計(jì)算機(jī)系統(tǒng)的重要組成部分。采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)是：1）簡(jiǎn)化軟、硬件設(shè)計(jì)。2）簡(jiǎn)化系統(tǒng)結(jié)構(gòu)。3）易于系統(tǒng)擴(kuò)展。4）便于系統(tǒng)更新。5）便于調(diào)試和維修。4. 在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線分成哪幾類(lèi)。答：在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線分成：片內(nèi)總線、元件級(jí)總線、系統(tǒng)總

2、線和通信總線。5. 簡(jiǎn)述RESET信號(hào)的有效形式和系統(tǒng)復(fù)位后的啟動(dòng)地址。答：RESET為系統(tǒng)復(fù)位信號(hào)，高電平有效，其有效信號(hào)至少要保持四個(gè)時(shí)鐘周期，且復(fù)位信號(hào)上升沿要與 CLK下降沿同步。系統(tǒng)復(fù)位后的啟動(dòng)地址為 OFFFFOH 即: （ CS =OFFFFH（ IP）=0000H。6. 8086 CPU的M/IO信號(hào)在訪問(wèn)存儲(chǔ)器時(shí)為高 電平，訪問(wèn)I/O端口時(shí)為 低 電平。7. 在8086系統(tǒng)總線結(jié)構(gòu)中，為什么要有地址鎖存器？答：8086CPU有20條地址線和16條數(shù)據(jù)線，為了減少引腳，采用了分時(shí)復(fù)用，共占了20條引腳。這20條引腳在總線周期的 T1狀態(tài)輸出地址。為了使地址信息在總線周期的其 他

3、T狀態(tài)仍保持有效，總線控制邏輯必須有一個(gè)地址鎖存器，把T1狀態(tài)輸出的20位地址信息進(jìn)行鎖存。8. 根據(jù)傳送信息的種類(lèi)不同，系統(tǒng)總線分為數(shù)據(jù)總線、地址總線和控制總線。9. 三態(tài)邏輯電路輸出信號(hào)的三個(gè)狀態(tài)是高電平、低電平和高阻態(tài)。10. 在8086的基本讀總線周期中，在T1狀態(tài)開(kāi)始輸出有效的 ALE信號(hào)；在T2狀態(tài)開(kāi)始輸出低電平的RD信號(hào)，相應(yīng)的DEN為_(kāi)低_電平，DT/R為_(kāi)低_電平；弓I腳AD15AD0 上在Ti狀態(tài)期間給出地址信息，在T4狀態(tài)完成數(shù)據(jù)的讀入。11. 利用常用芯片74LS373構(gòu)成8086系統(tǒng)的地址總線，74LS245作為總線收發(fā)器構(gòu)成數(shù)據(jù)總線，畫(huà)出8086最小方式系統(tǒng)總線形成

4、電路。答：8086最小方式系統(tǒng)總線形成電路如圖5.1所示。P時(shí)鐘9 +sv*CLKRI-AI1Y8tWiL H圖5.1 8086最小方式系統(tǒng)總線形成電路V IBIILISM11VFK1KTA M io11-STHDLD-HIJiAm Riji nAl, -AKD12. 微機(jī)中的控制總線提供。A.數(shù)據(jù)信號(hào)流；B.存儲(chǔ)器和I/O設(shè)備的地址碼；C.所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào);D.所有存儲(chǔ)器和I/O設(shè)備的控制信號(hào);E.來(lái)自存儲(chǔ)器和I/O設(shè)備的響應(yīng)信號(hào);F.上述各項(xiàng)；G.上述C, D兩項(xiàng)；H. 上述C, D和E三項(xiàng)。13微機(jī)中讀寫(xiě)控制信號(hào)的作用是 _E_。A. 決定數(shù)據(jù)總線上數(shù)據(jù)流的方向；B. 控

5、制存儲(chǔ)器操作讀/寫(xiě)的類(lèi)型；C. 控制流入、流出存儲(chǔ)器信息的方向；D. 控制流入、流出I/O端口信息的方向；E. 以上所有。14. 8086 CPU工作在最大方式，引腳 mn/MX應(yīng)接 地 。15. RESET言號(hào)在至少保持4個(gè)時(shí)鐘周期的 高 電平時(shí)才有效，該信號(hào)結(jié)束后,CPU內(nèi)部的CS為0FFFFH , IP為0000H ，程序從 0FFFF0H 地址開(kāi)始執(zhí)行。16. 在構(gòu)成8086最小系統(tǒng)總線時(shí)，地址鎖存器74LS373的選通信號(hào)G應(yīng)接CPU的ALE 信號(hào)，輸出允許端 OE應(yīng)接 地 ；數(shù)據(jù)收發(fā)器74LS245的方向控制端DIR應(yīng)接di/R信號(hào)，輸出允許端 e應(yīng)接DEN信號(hào)。17. 8086

6、CPU在讀寫(xiě)一個(gè)字節(jié)時(shí)，只需要使用16條數(shù)據(jù)線中的8條，在 一 個(gè)總線周期內(nèi)完成；在讀寫(xiě)一個(gè)字時(shí)，自然要用到16條數(shù)據(jù)線，當(dāng)字的存儲(chǔ)對(duì)準(zhǔn)時(shí)，可在一個(gè) 總線周期內(nèi)完成；當(dāng)字的存儲(chǔ)為未對(duì)準(zhǔn)時(shí)，則要在兩 個(gè)總線周期內(nèi)完成。18. CPU在 T3 狀態(tài)開(kāi)始檢查READY!號(hào)，高 電平時(shí)有效，說(shuō)明存儲(chǔ)器或I/O端口準(zhǔn)備就緒，下一個(gè)時(shí)鐘周期可進(jìn)行數(shù)據(jù)的讀寫(xiě)；否則，CPU可自動(dòng)插入一個(gè)或幾個(gè)等待周期(Tw )，以延長(zhǎng)總線周期，從而保證快速的CPU與慢速的存儲(chǔ)器或I/O端口之間協(xié)調(diào)地進(jìn)行數(shù)據(jù)傳送。19. 8086最大系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)較最小系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)多一個(gè)芯片8288總線控制器_。20. 微機(jī)在執(zhí)行指

7、令 MOV DI , AL時(shí)，將送出的有效信號(hào)有B_C 。A. RESETB.高電平的 M/IO 信號(hào) C. WR D. RD21. 設(shè)指令MOV AX, DATA已被取到CPU的指令隊(duì)列中準(zhǔn)備執(zhí)行，并假定DATA為偶地址，試畫(huà)出下列情況該指令執(zhí)行的總線時(shí)序圖：(1) 沒(méi)有等待的8086最小方式；(2) 有一個(gè)等待周期的 8086最小方式。111答：(1)沒(méi)有等待的8086最小方式時(shí)序如圖5.2所示。I1III It sV:魁擁輸入IIIDENm/RRI)IIi !11I圖5.2沒(méi)有等待的8086最小方式時(shí)序I I I II(2)有一個(gè)等待周期的8086最小方式時(shí)序圖如圖 5.3所示。i圖5.

8、3有一個(gè)等待周期的8086最小方式時(shí)序圖:M/IOPT R22.上題中如果指令分別為:(1)MOVDATA+1，AX(2)MOVDATA+1，AL(3)OUTDX，AX(4)INAL ， 0F5H1 )。為偶地址，則重做上題（DX的內(nèi)容為偶數(shù)）答：（1）因?yàn)镈ATADATA+1為奇地址。故要完成本條指令，需要兩個(gè)總線周期。時(shí)序圖如圖 5.4所示。(2)TAUljiBIAL1硏三$1IiII1iiilLifeii1llhIi d i i i i i | i i ii nf,jOTBrT !. BHE jO釧d1玉吉曹曲i iFi|1IIp1i11 I1111iiiii!1Iiii1V11JJ二i

9、i_i嗣旳入i11H1ADn - ADL-1 I 1 | 1 1 1 1 1IK1HilI11f 1t1l!1|l!墳DTRL|Il11dlW1tI圖5.4 執(zhí)行MOV DATA+1 , AX指令的時(shí)序參考圖DATA+1雖然為奇地址，但是 AL為八位存儲(chǔ)器，故本條指令需用一個(gè)總線周期，時(shí)序圖如圖5.5所示。Hi ILS.RFNDT/RRDIl11J111 11 |1*4I1 1I1f艙址* mu AISii圖5.5執(zhí)行MOV DATA+1 , AL指令的時(shí)序參考圖(3) 執(zhí)行OUT DX , AX ( DX的內(nèi)容為偶數(shù))指令的時(shí)序圖如圖 5.6所示。APiS A%ALLM/10DLNiI圖5.

10、6執(zhí)行OUT DX , AX指令的時(shí)序參考圖HHE-DF/R(4) 執(zhí)行IN AL , 0F5H指令的時(shí)序圖如圖 5.7所示。CLKAris/S,HHKS-Al13 - gDIN|狀缶輸山:r |440地址輸圖5.7執(zhí)行IN AL , 0F5H指令的時(shí)序參考圖m roDI/R刼州輸入!23. 8086最小方式下，讀總線周期和寫(xiě)總線周期相同之處是：在狀態(tài)開(kāi)始使ALE信號(hào)變?yōu)橛行Ц?電平,并輸出M/1O信號(hào)來(lái)確定是訪問(wèn)存儲(chǔ)器還是訪問(wèn)I/O端口，同時(shí)送出20位有效地址，在T1狀態(tài)的后部，ALE信號(hào)變?yōu)?低 電 平，利用其下降沿將 20位地址和BHE的狀態(tài)鎖存在地址鎖存器中；相異之 處從T2狀態(tài)開(kāi)始的

11、數(shù)據(jù)傳送階段。第 6 章 存儲(chǔ)器設(shè)計(jì)1 簡(jiǎn)述內(nèi)存儲(chǔ)器的分類(lèi)及每種存儲(chǔ)器的用途？ 解：內(nèi)存儲(chǔ)器按其工作方式的不同，可以分為隨機(jī)存取存儲(chǔ)器(簡(jiǎn)稱(chēng)隨機(jī)存儲(chǔ)器或RAM和只讀存儲(chǔ)器(簡(jiǎn)稱(chēng) ROM。隨機(jī)存儲(chǔ)器。隨機(jī)存儲(chǔ)器允許隨機(jī)的按任意指定地址向內(nèi)存單元存入或從該單元取 出信息，對(duì)任一地址的存取時(shí)間都是相同的。由于信息是通過(guò)電信號(hào)寫(xiě)入存儲(chǔ)器的，所 以斷電時(shí)RAM中的信息就會(huì)消失。計(jì)算機(jī)工作時(shí)使用的程序和數(shù)據(jù)等都存儲(chǔ)在RAM中如果對(duì)程序或數(shù)據(jù)進(jìn)行了修改之后，應(yīng)該將它存儲(chǔ)到外存儲(chǔ)器中，否則關(guān)機(jī)后信息將丟 失。通常所說(shuō)的內(nèi)存大小就是指RAM的大小，一般以 KB或MB為單位。只讀存儲(chǔ)器。只讀存儲(chǔ)器是只能讀出而不能

12、隨意寫(xiě)入信息的存儲(chǔ)器。ROM中的內(nèi)容是由廠家制造時(shí)用特殊方法寫(xiě)入的， 或者要利用特殊的寫(xiě)入器才能寫(xiě)入。 當(dāng)計(jì)算機(jī)斷電后， ROM中的信息不會(huì)丟失。當(dāng)計(jì)算機(jī)重新被加電后，其中的信息保持原來(lái)的不變，仍可被 讀出。ROM適宜存放計(jì)算機(jī)啟動(dòng)的引導(dǎo)程序、啟動(dòng)后的檢測(cè)程序、系統(tǒng)最基本的輸入輸 出程序、時(shí)鐘控制程序以及計(jì)算機(jī)的系統(tǒng)配置和磁盤(pán)參數(shù)等重要信息。2. 簡(jiǎn)述存儲(chǔ)器的主要技術(shù)指標(biāo)有哪些？ 解：存儲(chǔ)器的主要技術(shù)指標(biāo)有：存儲(chǔ)容量、讀寫(xiě)速度、非易失性、可靠性等。3. 在實(shí)際工程應(yīng)用中，存儲(chǔ)器芯片的速度怎樣估算？解：在選擇存儲(chǔ)器芯片時(shí)應(yīng)注意是否與微處理器的總線周期時(shí)序匹配。作為一種保守的估計(jì)，在存儲(chǔ)器芯片的手

13、冊(cè)中可以查得最小讀出周期 tcyc(R)(Read Cycle Time) 和最小寫(xiě)周期 t cyc (W)(Write Cycle Time) 。如果根據(jù)計(jì)算，微處理器對(duì)存儲(chǔ)器的讀寫(xiě)周期都比存儲(chǔ)器芯片 手冊(cè)中的最小讀寫(xiě)周期大， 那么我們認(rèn)為該存儲(chǔ)器芯片是符合要求的， 否則要另選速度更高 的存儲(chǔ)器芯片。8086CPU 對(duì)存儲(chǔ)器的讀寫(xiě)周期需要 4 個(gè)時(shí)鐘周期 (一個(gè)基本的總線周期 )。因此， 作為一 種保守的工程估計(jì)，存儲(chǔ)器芯片的最小讀出時(shí)間應(yīng)滿(mǎn)足如下表達(dá)式：tcyc(R) V 4T tda 一 tD 一 T其中：T為8086微處理器的時(shí)鐘周期；tda為8086微處理器的地址總線延時(shí)時(shí)間；tD為

14、各種因素引起的總線附加延時(shí)。這里的 tD 應(yīng)該認(rèn)為是總線長(zhǎng)度、附加邏輯電路、總線驅(qū)動(dòng) 器等引起的延時(shí)時(shí)間總和。同理，存儲(chǔ)器芯片的最小寫(xiě)入時(shí)間應(yīng)滿(mǎn)足如下表達(dá)式：tcyc(W) V 4T tda tD T16位地址總線中有多少位參與片4. 用下列RAM芯片構(gòu)成32kB存儲(chǔ)器模塊，各需多少芯片?內(nèi)尋址？多少位可用作片選控制信號(hào)?(4)16k X 4(1) 1k X 1 (2)1k x 4 (3)4k x 8解：(1)1k x 132K 81K 1256 片，片內(nèi)尋址：A0 : A，共 10 位;(2)1k X 432K 864片，1K 4片內(nèi)尋址：A0 : A9，共 10 位;(3)4k X 832

15、K 88片，4K 8片內(nèi)尋址：A0 : AI1，共 12 位;(4)16k X 432K 84片，16K 4片內(nèi)尋址：Ao : A|3，共14位;片選控制信號(hào)：A10 ： A15，共6位。片選控制信號(hào)：Ao : A15，共6位。片選控制信號(hào)：A)2 : A15，共4位。片選控制信號(hào)： A14A5，共2位。5. 若存儲(chǔ)器模塊的存儲(chǔ)容量為256kB,則利用上題中給出的 RAM芯片，求出構(gòu)成256kB存儲(chǔ)模塊各需多少塊芯片？ 20位地址總線中有多少位參與片內(nèi)尋址？多少位可用作片選控制信號(hào)？解: (1)1k x 1256K 81K 12048 片，片內(nèi)尋址：A0 : A9 ,共10位；片選控制信號(hào)：A

16、10 :人9,共10位。(2)1k X 4256K 8512 片，1K 4片內(nèi)尋址：A0 : A9 ,共10位；片選控制信號(hào)：A10 :A19，共 10 位。(3)4k X 8256K 8 一丄64片，4K 8片內(nèi)尋址：Ao : A11，共12位；片選控制信號(hào)：A12 : A19,共8位。(4)16k X 4256K 8丄32片，16K 4片內(nèi)尋址：Ao:A13，共14位；片選控制信號(hào)：Au：A19,共6位。6. 一臺(tái)8位微機(jī)系統(tǒng)的地址總線為16位，其存儲(chǔ)器中RAM的容量為32kB,首地址為4000H,且地址是連接的。問(wèn)可用的最高地址是多少？解：32K=215=8000H,所以，最高地址為：4

17、000H+8000H-仁BFFFH貝打可用的最高地址為 OBFFFH.7. 某微機(jī)系統(tǒng)中內(nèi)存的首地址為4000H,末地址為7FFFH求其內(nèi)存容量。解：7FFFH-4OOOH+1=4OOOH=214=16KB內(nèi)存容量為16KB8. 利用全地址譯碼將6264芯片接在8088的系統(tǒng)總線上，其所占地址范圍為 00000H03FFFH,試畫(huà)連接圖。寫(xiě)入某數(shù)據(jù)并讀出與之比較，若有錯(cuò)，則在DL中寫(xiě)入01H; 若每個(gè)單元均對(duì)，則在 DL寫(xiě)入EEH試編寫(xiě)此檢測(cè)程序。解：因?yàn)?264的片容量為8KBoRAM存儲(chǔ)區(qū)域的總?cè)萘繛?03FFFH-00000H+1=4000H=16KB故需要 2片6264芯片。連接圖如圖

18、6.1所示。MEMRMEMW5V74LS138塔可兀石一r5Y6石A。D)r口A2DOeWECS2CS；6264A0ADOeweCS2CS,6264圖6.1與8088系統(tǒng)總線的連接圖 檢測(cè)程序段：MOV AX,0000HMOV DS,AXMOV SI,0MOV CX,16*1024MOV AL,55HCMPL: MOV SI,ALMOV BL,SICMP BL,ALJNE ERRORINC SILOOP CMPLMOV DL,0EEH JMP NEXTERROR: MOV DL,01HNEXT:9. 簡(jiǎn)述EPR0的編程過(guò)程，并說(shuō)明 EEPRO的編程過(guò)程。解：EPROMS片的編程有兩種方式：標(biāo)準(zhǔn)

19、編程和快速編程。在標(biāo)準(zhǔn)編程方式下，每給出一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)的數(shù)據(jù)。Vpp上加編程電壓，地址線、數(shù)據(jù)線上給出要編程單元的地址及其數(shù)據(jù)，并使CE =0, 0E =1。上述信號(hào)穩(wěn)定后，在PGM端加上寬度為50ms 5ms的負(fù)脈沖，就可將數(shù)據(jù)逐一寫(xiě)入。寫(xiě)入一個(gè)單元后將0E變低，可以對(duì)剛寫(xiě)入的數(shù)據(jù)讀出進(jìn)行檢驗(yàn)。快速編程使用100 s的編程脈沖依次寫(xiě)完所有要編程的單元，然后從頭開(kāi)始檢驗(yàn)每個(gè)寫(xiě)入的字節(jié)。若寫(xiě)的不正確，則重寫(xiě)此單元。寫(xiě)完再檢驗(yàn)，不正確可重寫(xiě)。EEPRO編程時(shí)不需要加高電壓，也不需要專(zhuān)門(mén)的擦除過(guò)程。并口線EEPRO操作與SRAM相似，寫(xiě)入時(shí)間約 5ms串行EEPRO寫(xiě)操作按時(shí)序進(jìn)行，分

20、為字節(jié)寫(xiě)方式和頁(yè)寫(xiě)方式。10若要將4塊6264芯片連接到8088最大方式系統(tǒng) A0000HA7FFFH的地址空間中，現(xiàn)限定 要采用74LS138作為地址譯碼器，試畫(huà)出包括板內(nèi)數(shù)據(jù)總線驅(qū)動(dòng)的連接電路圖。解：8088最大方式系統(tǒng)與存儲(chǔ)器讀寫(xiě)操作有關(guān)的信號(hào)線有：地址總線Ao : A9，數(shù)據(jù)總線：D0 : D7，控制信號(hào)：MEMR,MEMW。根據(jù)題目已知條件和 74LS138譯碼器的功能，設(shè)計(jì)的板內(nèi)數(shù)據(jù)總線驅(qū)動(dòng)電路如圖6.2( a)所示，板內(nèi)存儲(chǔ)器電路的連接電路圖如圖6.2 (b)所示。D0-D7& 一AB0、廠1/A7B7MEMRDIRE74LS245MEMWXDOXD7r74LS138勺 Y374

21、LS138勺 Y074LS138勺 Y174LS138勺 Y2圖6.2 (a)板內(nèi)數(shù)據(jù)總線驅(qū)動(dòng)電路.veutXTSK1 a&4斗 斗%1AXD0-XD7圖6.2(b)板內(nèi)存儲(chǔ)器電路的連接圖11. 若在某8088微型計(jì)算機(jī)系統(tǒng)中，要將一塊2764芯片連接到E0000HE7FFFH的空間中去, 利用局部譯碼方式使它占有整個(gè) 32kB的空間，試畫(huà)出地址譯碼電路及 2764芯片與總線的連 接圖。解: Intel 2764 的片容量為8KB,而題目給出的地址共32KB,說(shuō)明有4個(gè)地址區(qū)重疊，即采用部分地址譯碼時(shí)，有2條高位地址線不參加譯碼(即A,3,A14不參加譯碼)。地址譯碼電路及2764與總線的連接

22、如圖 6.3所示。AOA12A18A19MEMRA15A16A17A0A12D0D7DEVPPPGMCE2764D0D7+5V圖6.3地址譯碼電路及2764與總線的連接12. 在8086 CPU工作在最小方式組成的微機(jī)系統(tǒng)中，擴(kuò)充設(shè)計(jì)16kB的SRAM電路，SRAM芯片選用In tel 6264, 內(nèi)存地址范圍為 70000H-73FFFH試畫(huà)出此 SRAM電路與8086系統(tǒng)總線的連接圖。解：73FFFH-70000H+1=4000H=16KIntel 6264的片容量為 8KB, RAM存儲(chǔ)區(qū)總?cè)萘繛?16KB,故需要2片6264.A0 : A19，數(shù)據(jù)總線:8086最小方式系統(tǒng)與存儲(chǔ)器讀寫(xiě)

23、操作有關(guān)的信號(hào)線有：地址總線D0 : D15，控制信號(hào)：M / IO, RD,WR, BHE 。此SRAM電路與8086系統(tǒng)總線的連接圖如圖 6.4所示。6264圖6.4 SRAM電路與8086系統(tǒng)總線的連接圖213. EPRO憾8C16芯片各引腳的功能是什么？如果要將一片 28C16與8088系統(tǒng)總線相連接， 并能隨時(shí)改寫(xiě)28C16中各單元的內(nèi)容，試畫(huà)出 28C16和8088系統(tǒng)總線的連接圖（地址空間 為 40000H-407FFH）。解：28C16的引腳功能：VCC GND電源和地A10A0 : 11位地址線，可尋址 2KB地址空間D7 D。: 8位數(shù)據(jù)線WE :寫(xiě)允許，低電平有效。OE

24、:輸出允許，低電平有效。CE :片選信號(hào)，低電平有效。根據(jù)所學(xué)知識(shí)，28C16與8088系統(tǒng)的連接圖如圖 6.5所示。Do Ao AoMEMRMEMW28C16csoe/ve0 1 2 3 4567 dddddddd圖6.5 28C16與8088系統(tǒng)的連接圖第 7 章 常用芯片的接口技術(shù)1. 簡(jiǎn)述 I/O 接口的基本功能。答：（1）地址選擇 （2）控制功能 （3）狀態(tài)指示 （ 4）速度匹配（5）轉(zhuǎn)換信息格式 （ 6）電平轉(zhuǎn)換 （7）可編程性2. 簡(jiǎn)述 I/O 接口與 I/O 端口的區(qū)別。答： I/O 接口是指 I/O 設(shè)備與系統(tǒng)總線之間的連接部件。I/O 端口是指I/O接口內(nèi)部可由CPUS行讀

25、寫(xiě)操作的各種寄存器，根據(jù)存放信息的不同，這些寄存器分別稱(chēng)為數(shù)據(jù)端口、控制端口和狀態(tài)端口。3. 簡(jiǎn)述 I/O 端口的編址方式及優(yōu)缺點(diǎn)。答： I/O 端口編址的方式可以分為獨(dú)立編址和統(tǒng)一編址兩種方式。 獨(dú)立編址方式是指 I/O 端口與存儲(chǔ)器有相互獨(dú)立的地址空間。 統(tǒng)一編址方式是指 I/O 端口與存儲(chǔ)器共享一個(gè)地址空間， 所有的存儲(chǔ)單元只占用 其中的一部分地址，而 I/O 端口則占用另外一部分地址。優(yōu)缺點(diǎn)：獨(dú)立編址方式的優(yōu)點(diǎn)之一是存儲(chǔ)器的容量可以達(dá)到與地址總線所決定的 地址空間相同； 優(yōu)點(diǎn)之二是訪問(wèn) I/O 端口時(shí)的地址位數(shù)可以較少， 提高 總線的利用率。 但是缺點(diǎn)是必須設(shè)置專(zhuān)門(mén)的 I/O 指令，

26、增加了指令系統(tǒng) 和有關(guān)硬件的復(fù)雜性。與獨(dú)立編址方式相比，統(tǒng)一編址方式的優(yōu)點(diǎn)是無(wú)需專(zhuān)門(mén)的I/O 指令，從而使編程較靈活，但是 I/O 端口占用了存儲(chǔ)器的一部分地址空間， 因而影響到系統(tǒng)中的存儲(chǔ)器的容量， 并且訪問(wèn)存儲(chǔ)器和訪問(wèn) I/O 端口必須使用相同位數(shù)的地址， 使指令地址碼加長(zhǎng)， 總線中傳送 信息量增加。4. 簡(jiǎn)述程序查詢(xún)、中斷和DMA三種方式的優(yōu)缺點(diǎn)。答：程序查詢(xún)方式的優(yōu)點(diǎn)在于可以防止數(shù)據(jù)的丟失， 實(shí)現(xiàn)起來(lái)較為簡(jiǎn)單； 缺點(diǎn)是它 占用了微處理器的大量時(shí)間，實(shí)時(shí)性較差。中斷方式具有較好的實(shí)時(shí)性；但在一定程度上增加成本和復(fù)雜性。DMA 方式的突出優(yōu)點(diǎn)是傳送過(guò)程無(wú)須處理器的控制，數(shù)據(jù)也無(wú)須經(jīng)過(guò)微處理

27、 器，而是直接在 I/O 設(shè)備與主存儲(chǔ)器間進(jìn)行，因此既節(jié)約了微處理器的時(shí)間，也使傳送 速率大大提高；缺點(diǎn)是輸入 /輸出操作占用微處理器時(shí)間，而且很難達(dá)到較高的數(shù)據(jù)傳 輸率。5. 8086 CPU有_20條地址總線,可形成1MB 的存儲(chǔ)器地址空間，可尋址范圍為00000H-FFFFFH;地址總線中的 吏條線可用于I/O 尋址,形成 64KB 的輸入輸出地址空間，地址范圍為 0000H-FFFFH ;PC機(jī)中用了 卩_條地址線進(jìn)行I/O操作,其地址空間為 1KB , 可尋址范圍為 000H 3FFH 。6. 對(duì)于微機(jī)而言，任何新增的外部設(shè)備，最終總是要通過(guò)I/O 接口與主機(jī)相接。7. 在主機(jī)板外開(kāi)

28、發(fā)一些新的外設(shè)接口邏輯，這些接口邏輯的一側(cè)應(yīng)與I/O 設(shè)備相接，另一側(cè)與 系統(tǒng)總線相接。8. 需要靠在程序中排入I/O指令完成的數(shù)據(jù)輸入輸出方式有B C 。（A） DMA（ B）程序查詢(xún)方式（C）中斷方式9. 8086CPU用 IN 指令從端口讀入數(shù)據(jù)，用OUT指令向端口寫(xiě)入數(shù)據(jù)。10. 在8088 CPU組成的計(jì)算機(jī)系統(tǒng)中有一接口模塊，片內(nèi)占用16個(gè)端口地址30030FH,設(shè)計(jì)產(chǎn)生片選信號(hào)的譯碼電路。解：由于片內(nèi)有16個(gè)端口，非別占用30030FH地址。因此，該接口模塊的片選信號(hào)的 譯碼電路設(shè)計(jì)時(shí)，A3A0不參加譯碼。其譯碼電路如圖7.1所示。7 65 4 A AA A圖7.111. 在IB

29、M PC系統(tǒng)中，如果 AEN信號(hào)未參加I/O端口地址譯碼，會(huì)出現(xiàn)什么問(wèn)題？ 在沒(méi)有DMA機(jī)構(gòu)的其它微機(jī)系統(tǒng)中，是否存在同樣的問(wèn)題？答：在IBM PC系統(tǒng)中，如果 AEN信號(hào)未參加I/O端口地址譯碼，則會(huì)出現(xiàn)DMA機(jī)構(gòu)與I/O端口競(jìng)爭(zhēng)總線的問(wèn)題。在沒(méi)有DMA機(jī)構(gòu)的其他微機(jī)系統(tǒng)中，不會(huì)存在同樣的問(wèn)題。12. 在8088 CPU工作在最大方式組成的微機(jī)系統(tǒng)中，利用74LS244設(shè)計(jì)一個(gè)輸入端口，分配給該端口的地址為 04E5H試畫(huà)出連接圖。解：連接圖如圖7.2所示。圖7.213. 在上題的基礎(chǔ)上，禾U用74LS374設(shè)計(jì)一個(gè)輸出端口，分配給該端口的地址為 E504H, 試畫(huà)出連接圖。若上題中輸入端口

30、的 bit3、bit4和bit7 同時(shí)為1,將內(nèi)存BUFFER 開(kāi)始的連續(xù)10個(gè)字節(jié)單元的數(shù)據(jù)由E504H端口輸出；若不滿(mǎn)足條件，則等待。試編寫(xiě)程序。解：連接圖如圖7.3所示。圖7.3程序如下:MOV CX ,10LEA SI,BUFFERMOV DX,04E5HWAIT1 ： IN AL,DXAND AL,98HCMP AL,98HJNZ WAIT1MOV DX,0E504HL1： MOV AL,SIOUT DX,ALINC SILOOP L1HLT14在 8086 最大系統(tǒng)中，分別利用 2 片 74LS244 和 74LS273 設(shè)計(jì) 16 位輸入和輸出接口， 其起始端口地址為 504H、

31、506H ，畫(huà)出硬件連接圖解：硬件連接圖如圖 7.4 所示。圖7.4硬件連接圖第 8 章 中斷系統(tǒng)與可編程中斷控制器 8259A1. 什么叫中斷？ 8086 微機(jī)系統(tǒng)中有哪幾種不同類(lèi)型的中斷？答：在 CPU 執(zhí)行程序的過(guò)程中，由于某個(gè)事件的發(fā)生， CPU 暫停當(dāng)前正在執(zhí)行的程序，轉(zhuǎn) 去執(zhí)行處理該事件的一個(gè)中斷服務(wù)程序，待中斷服務(wù)程序執(zhí)行完成后， CPU 再返回到原被 中斷的程序繼續(xù)執(zhí)行。這個(gè)過(guò)程稱(chēng)為中斷。8086微機(jī)系統(tǒng)中有 3種中斷 :1）外部可屏蔽中斷。2）外部不可屏蔽中斷。3）內(nèi)部中斷2. 什么是中斷類(lèi)型？它有什么用處？ 答：通常用若干位二進(jìn)制編碼來(lái)給中斷源編號(hào)， 該編號(hào)稱(chēng)為中斷類(lèi)型號(hào)。

32、 8086 微處理器 用 8 位二進(jìn)制碼表示一個(gè)中斷類(lèi)型，有 256 個(gè)不同的中斷。這些中斷可以劃分為內(nèi)部中 斷、外部不可屏蔽中斷、外部可屏蔽中斷三類(lèi)。用處：使 CPU 識(shí)別中斷源，從而能正確地轉(zhuǎn)向該中斷源對(duì)應(yīng)的中斷服務(wù)程序入口。3. 什么是中斷嵌套？使用中斷嵌套有什么好處？對(duì)于可屏蔽中斷， 實(shí)現(xiàn)中斷嵌套的條件是 什么？答：微處理器在處理低級(jí)別中斷的過(guò)程中， 如果出現(xiàn)了級(jí)別高的中斷請(qǐng)求， 微處理器停止執(zhí) 行低級(jí)中斷的處理程序而去優(yōu)先處理高級(jí)中斷， 等高級(jí)中斷處理完畢后， 再接著執(zhí)行低級(jí)的 未處理完的程序，這種中斷處理方式成為中斷嵌套。使用中斷嵌套的好處是能夠提高中斷響應(yīng)的實(shí)時(shí)性。對(duì)于某些對(duì)實(shí)時(shí)

33、性要求較高的操 作，必須賦予較高的優(yōu)先級(jí)和采取中斷嵌套的方式， 才能保證系統(tǒng)能夠及時(shí)響應(yīng)該中斷請(qǐng)求。對(duì)于可屏蔽中斷， 實(shí)現(xiàn)中斷嵌套的條件有： （1）微處理器處于中斷允許狀態(tài) （IF=1）（ 2） 中斷請(qǐng)求的優(yōu)先級(jí)高于正在執(zhí)行的中斷處理程序的優(yōu)先級(jí)。（ 3）中斷請(qǐng)求未被 8259 屏蔽。（4）沒(méi)有不可屏蔽中斷請(qǐng)求和總線請(qǐng)求。4. 什么是中斷向量？中斷類(lèi)型號(hào)為 1FH 的中斷向量為 2345H:1234H ，畫(huà)圖說(shuō)明它在中斷向 量表中的存放位置。答：中斷向量為每個(gè)中斷服務(wù)子程序的入口地址，為32 位（16 位的偏移地址和 16位的段地址），在中斷向量表中占用 4 個(gè)地址單元。 在 8086CPU

34、組成的計(jì)算機(jī)系統(tǒng)中， 采用最低的 1024 個(gè)地址單元（稱(chēng)為 0 頁(yè)）來(lái)存儲(chǔ)中斷向量。這 1024 個(gè)地址單元成為中斷向量表。因此，中斷類(lèi)型號(hào)位仆H的中斷向量，在中斷向量表中的存儲(chǔ)位置為1FH X 4=07CH。中斷類(lèi)型號(hào)為仆H的中斷向量在中斷向量表中的存放位置如圖8.1所示。圖8.1中斷類(lèi)型號(hào)為 仆H的中斷向量在中斷向量表中的存放位置5. 中斷向量表的功能是什么？敘述CPU利用中斷向量表轉(zhuǎn)入中斷服務(wù)程序的過(guò)程。答：中斷向量表是用來(lái)存放中斷向量的。是中斷類(lèi)型號(hào)與它對(duì)應(yīng)的中斷服務(wù)程序入口地址之間的換算表。1) CPU獲得中斷類(lèi)型號(hào) n后，將當(dāng)前PSW CS和IP的內(nèi)容依次壓入堆棧，保存斷點(diǎn) 的狀

35、態(tài)和斷點(diǎn)地址，以便返回時(shí)恢復(fù)。2) 將PSW中的IF位和TF位清0,關(guān)閉中斷。3) 把地址為4Xn和4X n+1兩個(gè)單元的16位數(shù)作為中斷服務(wù)程序入口的偏移地址置 入IP ,把地址為4X n+2和4X n+3兩個(gè)單元的16位數(shù)作為中斷服務(wù)程序入口的段 地址置入CS4) 轉(zhuǎn)入中斷服務(wù)程序。6. 敘述可屏蔽中斷的響應(yīng)過(guò)程。答:在IF位為1情況下，從INTR端加入中斷請(qǐng)求信號(hào)開(kāi)始，到進(jìn)入中斷服務(wù)程序?yàn)橹?所經(jīng)過(guò)的一系列操作，稱(chēng)為可屏蔽中斷的響應(yīng)過(guò)程。首先等待當(dāng)前指令結(jié)束后，進(jìn)入中 斷響應(yīng)周期。然后，從微處理器外部的中斷控制邏輯獲得中斷類(lèi)型號(hào)。隨后把當(dāng)前的PSW、CS和IP的內(nèi)容依次壓入堆棧，接著清除

36、PSW中的IF位和TF位為0。最后把中斷服務(wù)程序的入口地址置入 IP和CS。至此，完成了可屏蔽中斷的響應(yīng)過(guò)程，開(kāi)始進(jìn)入 中斷服務(wù)程序。7. 簡(jiǎn)要敘述 8259A 內(nèi)部 IRR、 IMR 、 ISR 三個(gè)寄存器的作用。答：IRR:中斷請(qǐng)求寄存器，用來(lái)鎖存外部設(shè)備送來(lái)的 IR7IR0中斷請(qǐng)求信號(hào)。當(dāng)外部中斷 請(qǐng)求線 IRi 有中斷請(qǐng)求時(shí)， IRR 中與之對(duì)應(yīng)的第 i 位被置 1。該寄存器內(nèi)容可以被微處理器 讀出。IMR ：用于設(shè)置中斷請(qǐng)求的屏蔽信號(hào)。此寄存器第 i 位被置 1時(shí)，與之對(duì)應(yīng)的外部中斷 請(qǐng)求線IRj被屏蔽，不能向微處理器發(fā)出INT信號(hào)。ISR :用于記錄當(dāng)前正在被服務(wù)的所有中斷級(jí)，包括

37、尚未服務(wù)完而中途被更高優(yōu)先級(jí)打 斷的中斷級(jí)。若微處理器響應(yīng)了IRi 中斷請(qǐng)求，則 ISR 中與之對(duì)應(yīng)的第 i 位置 1。中斷處理結(jié)束前，要用指令清除這一位。8. 中斷控制器 8259A 的初始化編程是如何開(kāi)始的？答：初始化編程就是指對(duì)ICW （初始化命令字）的初始化，對(duì)ICW的初始化有一定的順序， 必須從 ICW1 開(kāi)始。對(duì)中斷控制器 8259A 的初始化編程次序如圖 8.2 所示。圖8.2對(duì)中斷控制器8259A的初始化編程次序9. 設(shè)某微機(jī)系統(tǒng)需要管理 64級(jí)中斷，問(wèn)組成該中斷機(jī)構(gòu)時(shí)需 片8259A。解：一片8259可控制8級(jí)中斷，第1片通過(guò)級(jí)聯(lián)8片8259可將中斷擴(kuò)充至 64級(jí)。所以組 成

38、該中斷機(jī)構(gòu)共需 9片8259。10. 完全嵌套的優(yōu)先級(jí)排序方式的規(guī)則是什么？如何設(shè)置這種方式？答：在全嵌套方式下，中斷優(yōu)先級(jí)的級(jí)別是固定的，即IRo優(yōu)先級(jí)最高，IR!IR6逐級(jí)次之，IR7最低。如果對(duì)8259A進(jìn)行初始化后沒(méi)有設(shè)置其他優(yōu)先級(jí)別，那么8259A就按全嵌套方式工作。11. 如果設(shè)備D1、D2、D3、D4、D5按完全嵌套優(yōu)先級(jí)排列規(guī)則。設(shè)備D1的優(yōu)先級(jí)最高，D5最低。在下列中斷請(qǐng)求下，給出各設(shè)備的中斷處理程序的次序（假設(shè)所有的中斷處理程序開(kāi)始后就有STI指令，并在中斷返回之前發(fā)出結(jié)束命令）（1）設(shè)備3和4同時(shí)發(fā)出中斷請(qǐng)求；（2） 設(shè)備3和4同時(shí)發(fā)出中斷請(qǐng)求，并在設(shè)備3的中斷處理程序完

39、成之前，設(shè)備2發(fā)出中斷請(qǐng)求；（3） 設(shè)備1、3、5同時(shí)發(fā)出中斷請(qǐng)求，在設(shè)備3的中斷處理程序完成之前，設(shè)備2發(fā)出中斷請(qǐng)求。解:(1) 設(shè)備3和4同時(shí)發(fā)出中斷請(qǐng)求;中斷處理次序?yàn)椋篋3 t D4，示意圖如圖 8.3 (a)所示。圖8.3 ( a)設(shè)備3和4同時(shí)發(fā)出中斷請(qǐng)求的中斷處理程序的次序示意圖(2)設(shè)備3和4同時(shí)發(fā)出中斷請(qǐng)求，并在設(shè)備3的中斷處理程序完成之前,設(shè)備2發(fā)出中斷請(qǐng)求;中斷處理次序?yàn)椋?D3 t D2 t D3t D4 ,示意圖如圖8.3所示。圖8.3 ( b)中斷處理程序的次序示意圖(3) 設(shè)備1、3、5同時(shí)發(fā)出中斷請(qǐng)求，在設(shè)備 3的中斷處理程序完成之前，設(shè)備2發(fā)出清零圖8.3 (

40、c)中斷處理程序的次序示意圖清零中斷請(qǐng)求。中斷處理次序?yàn)椋篋1 tD3t D2t D3宀D5，示意圖如圖 8.3 (c)所示。12. 8259A是怎樣進(jìn)行中斷優(yōu)先權(quán)管理的?答：8259A利用優(yōu)先權(quán)處理器來(lái)識(shí)別和管理中斷請(qǐng)求信號(hào)的優(yōu)先級(jí)別。當(dāng)幾個(gè)中斷請(qǐng)求信IMR的內(nèi)容來(lái)判斷這些請(qǐng)?zhí)柾瑫r(shí)出現(xiàn)時(shí)，優(yōu)先權(quán)處理器根據(jù)控制邏輯規(guī)定的優(yōu)先權(quán)級(jí)別和求信號(hào)的最高優(yōu)先級(jí)。微處理器響應(yīng)中斷請(qǐng)求時(shí),把優(yōu)先權(quán)最高的IRR中的“1”送入ISR.。當(dāng)8259A正在為某一級(jí)中斷服務(wù)時(shí)，若又出現(xiàn)新的中斷請(qǐng)求，則由優(yōu)先權(quán)處理器判斷新出 現(xiàn)的中斷請(qǐng)求的級(jí)別是否高于正在處理的那一級(jí)。若是，則進(jìn)入多重中斷處理。13. 特殊全嵌套方式有

41、什么特點(diǎn)？它的使用場(chǎng)合是什么？答：多片8259級(jí)聯(lián)時(shí)，主片必須工作在特殊全嵌套方式下。假設(shè)從片工作在全嵌套方式下，先后收到了兩次中斷請(qǐng)求，而且第二次中斷請(qǐng)求有較高的優(yōu)先級(jí)，那么該從片就會(huì)兩次通過(guò)INT引腳向上一級(jí)申請(qǐng)中斷。如果主片采用全嵌套方式，則它不會(huì)響應(yīng)來(lái)自同一引腳的第二次中斷請(qǐng)求。而采用特殊全嵌套方式后，就會(huì)響應(yīng)該請(qǐng)求。14. 向8259A發(fā)送“中斷結(jié)束”命令有什么作用？ 8259A有哪幾種中斷結(jié)束方式？分析各自 的利弊。答：向8259A發(fā)送“中斷結(jié)束”命令，使相應(yīng)的中斷級(jí)在ISR中的相應(yīng)位清“ 0”，表示該中斷處理已經(jīng)結(jié)束。8259A有自動(dòng)中斷結(jié)束方式（AEOI ）和非自動(dòng)中斷結(jié)束方式

42、（EOI ）。（1）自動(dòng)中斷結(jié)束方式（AEOI ）。在這種方式下，系統(tǒng)一旦進(jìn)入中斷響應(yīng)，8259A就在第二個(gè)中斷響應(yīng)周期INTA信號(hào)的后沿，自動(dòng)將ISR中被響應(yīng)中斷級(jí)的對(duì)應(yīng)位清“ 0”。這是一種最簡(jiǎn)單的中斷結(jié)束處理方 式，可以通過(guò)初始化命令來(lái)設(shè)定，但這種方式只能用在系統(tǒng)中只有一個(gè)8259A，且多個(gè)中斷不會(huì)嵌套的情況。（2）非自動(dòng)中斷結(jié)束方式（EOI ）。在這種工作方式下，從中斷服務(wù)程序返回前，必須在程序里向8259A輸出一個(gè)中斷結(jié)束命令（EOI），把ISR對(duì)應(yīng)位清“ 0”。具體做法有一般的中斷結(jié)束方式和特殊的中斷結(jié)束 EOI命令。這種方式可用于系統(tǒng)中有多個(gè)8259A或多個(gè)中斷中有嵌套的情況，但

43、這種方式要比自動(dòng)中斷結(jié)束方式復(fù)雜。而且在這種方式下，如果在程序里忘記了將ISR對(duì)應(yīng)位清零，那么，8259A在一般情況下將不再響應(yīng)這個(gè)中斷以及比它級(jí)別低的中斷請(qǐng)求。15. 初始化8259A時(shí)設(shè)置為非自動(dòng)結(jié)束方式，則在中斷服務(wù)程序即將結(jié)束時(shí)必須設(shè)置什么操作命令？不設(shè)置這種命令會(huì)發(fā)生什么現(xiàn)象？如果初始化時(shí)設(shè)置為自動(dòng)結(jié)束方式時(shí)，還需要設(shè)置這種操作嗎？答：必須發(fā)送中斷結(jié)束命令，即向操作控制字OCW2的EOI位寫(xiě)1。如果不設(shè)置這種命令，則該中斷服務(wù)程序結(jié)束后，CPU將無(wú)法響應(yīng)優(yōu)先級(jí)比它低的中斷請(qǐng)求以及它自身的下一次中斷請(qǐng)求。若初始化為自動(dòng)結(jié)束方式，則不需設(shè)置這種操作。16. 在哪些情況下需用 CLI指令關(guān)

44、中斷？在哪些情況下需用STI指令開(kāi)中斷？答： 關(guān)于有前綴的指令， 前綴包括段寄存器前綴 （例如指令 MOV AX , CS:V AR）、重復(fù)前綴（例如指令 REP MOVSB ）、和LOCK前綴。應(yīng)明確的是，指令前綴并不是一個(gè)獨(dú)立的指令，只是指令的一部分， 所以不允許在前綴碼和指令碼之間響應(yīng)中斷，所以應(yīng)在這條指令前置CLI （關(guān)中斷）指令，在這條指令后置STI （開(kāi)中斷）指令。 對(duì)于目的地址是段寄存器的 MOV和POP指令（除CS外），本條指令后不允許響應(yīng)中斷，而是還要執(zhí)行一條指令結(jié)束后才能響應(yīng)中斷，這時(shí)可以在指令前加CLI，指令后加STI。 需要進(jìn)行中斷嵌套時(shí)，由于微處理器在響應(yīng)中斷時(shí)已將I

45、F清零，所以一定要在中斷處理程序中加開(kāi)中斷指令，才有可能進(jìn)行中斷嵌套。17. 某系統(tǒng)中有兩片8259A，從片的請(qǐng)求信號(hào)連主片的IR2引腳，設(shè)備A中斷請(qǐng)求信號(hào)連從片IR5引腳。說(shuō)明設(shè)備A在一次I/O操作完成后通過(guò)兩片 8259A向8086申請(qǐng)中斷，8086 微處理器通過(guò)兩片 8259A響應(yīng)中斷，進(jìn)入設(shè)備 A的中斷服務(wù)程序，發(fā)送中斷結(jié)束命令， 返回?cái)帱c(diǎn)的全過(guò)程。答：設(shè)備A在一次I/O操作完成后在8259A從片中斷請(qǐng)求輸入端IR5上產(chǎn)生中斷請(qǐng)求，中斷請(qǐng)求被鎖存在8259A從片IRR中，并經(jīng)IMR “屏蔽”，其結(jié)果送給優(yōu)先權(quán)電路判優(yōu)。 控制 邏輯接收中斷請(qǐng)求，向 8259A主片IR2引腳輸出INT信號(hào)

46、，中斷請(qǐng)求被鎖存在 8259A主片 IRR中，并經(jīng)IMR “屏蔽”，其結(jié)果送給優(yōu)先權(quán)電路判優(yōu)?？刂七壿嫿邮罩袛嗾?qǐng)求，向CPU輸出INT信號(hào)。CPU從INTR引腳接受8259A主片的INT信號(hào)，進(jìn)入連續(xù)兩個(gè) INTA 周期。優(yōu)先權(quán)電路設(shè)置 ISR中的對(duì)應(yīng)位，在收到第一個(gè) INTA 信號(hào)后，8259A主片把當(dāng)前 申請(qǐng)中斷的8259A從片的ID代碼010，通過(guò)CAS0CAS2送到相應(yīng)的8259A從片。相應(yīng) 地8259A從片在收到第二個(gè)INTA 信號(hào)時(shí)，將中斷類(lèi)型號(hào) N送到數(shù)據(jù)線上。8086CPU獲得中斷類(lèi)型號(hào) N后，在NX 4和NX 4+2對(duì)應(yīng)的中斷向量表單元獲取中斷 向量分別置入IP和CS從此進(jìn)入

47、設(shè)備 A的中斷服務(wù)程序。在中斷服務(wù)程序結(jié)束前(即執(zhí)行IRET指令前)，應(yīng)分別向從片8259和主片8259發(fā)送EOI中斷結(jié)束命令，然后執(zhí)行IRET指令，返回?cái)帱c(diǎn)。18. 某8086系統(tǒng)用3片8259A級(jí)聯(lián)構(gòu)成中斷系統(tǒng)，主片中斷類(lèi)型號(hào)從 10H開(kāi)始。從片的中 斷申請(qǐng)連主片的IR4和IR6引腳，它們的中斷類(lèi)型號(hào)分別從 20H、30H開(kāi)始。主、從片均采 用上升沿觸發(fā)，非自動(dòng)中斷結(jié)束方式。且主片采用特殊全嵌套方式， 從片采用完全嵌套方式。 請(qǐng)編寫(xiě)他們的初始化程序。答：設(shè)8258A主片的端口地址為 20H(A=0)和21H(A1=1)，第一個(gè)8259A從片的端口地址 為 50H(A 0=0)和 51H(A

48、1=1)，第二個(gè) 8259A 從片的端口地址為 0A0H(A 0=0)和 0A1H(A 1=1), 初始化程序如下：主片：MOVAL ，00010001B ；ICWi :邊沿觸發(fā)，級(jí)聯(lián)OUT20H，ALMOVAL ，00010000B ；ICW 2：中斷類(lèi)型號(hào) 10H17HOUT21H，ALMOVAL ，01010000B ；ICW3: IR4和IR6連有從片OUT21H，ALMOVAL ，00010001B ；ICW 4：特殊全嵌套，非緩沖，非自動(dòng)中斷結(jié)束OUT21H，AL從片 1：MOVAL ，00010001B ；ICW1 ：邊沿觸發(fā)，級(jí)聯(lián)OUT50H，ALMOVAL ，00100000

49、B ；ICW 2 ：中斷類(lèi)型號(hào) 20H27HOUT51H，ALMOVAL ，00000100B ；ICW 3：INT 引腳連主片 IR 4OUT51H，ALMOVAL ，00000001B ；ICW 4：完全嵌套，非緩沖，非自動(dòng)中斷結(jié)束OUT51H，AL從片二：MOVAL ，00010001B ；ICW1 ：邊沿觸發(fā)，級(jí)聯(lián)OUT0A0H ，ALMOVAL ，00110000B ；ICW 2：中斷類(lèi)型號(hào) 30H37HOUT0A1H ，ALMOVAL ，00000110B ；ICW3 ：INT 引腳連主片 IR 6OUT0A1H ，ALMOVAL ，00000001B ；ICW 4：完全嵌套，非緩

50、沖，非自動(dòng)中斷結(jié)束OUT 0A1H ，AL19. 設(shè) 8259A 的端口地址為 50H （A 0=0） 和 51H （A 1=1），請(qǐng)給下面的 8259A 初始化程序加上 注釋?zhuān)f(shuō)明各命令字的含義。MOVAL ，13HOUT50H ，ALMOVAL ，08HOUT51H ，ALMOVAL ，0BHOUT51H ，AL解：MOV AL， 13HOUT 50H ， AL ; 初始化 ICW 1 ，設(shè)置為邊沿觸發(fā)，單片工作MOV AL， 08HOUT 51H , AL; |CW2 ;中斷類(lèi)型號(hào)的高 5位為00001B,即中斷類(lèi)型號(hào)為 08H0FHMOV AL ， 0BHOUT 51H , AL ;初

51、始化ICW4，一般全嵌套緩沖方式，中斷非自動(dòng)結(jié)束20. 設(shè) 8259A 端口地址為 20H 和 21H ，怎樣發(fā)送清除 ISR3 的命令？答：8259A可通過(guò)設(shè)置操作控制字 錯(cuò)誤！未找到引用源。 發(fā)送中斷結(jié)束命令（EOI命令），來(lái) 清除ISR的指定位。錯(cuò)誤!未找到引用源。的值為23H，錯(cuò)誤！未找到引用源。用低位端口地 址（即 A0=0 ）進(jìn)行操作，因此可編程如下：MOV AL,23HMOV 20H,AL21. 根據(jù)中斷過(guò)程的要求設(shè)計(jì)的一個(gè)中斷系統(tǒng)，大致需要考慮哪些問(wèn)題？答： 1）設(shè)計(jì)必要的中斷源，確定它們提出的中斷請(qǐng)求的方式。2）編寫(xiě)初始化程序。根據(jù)急迫程度的不同，規(guī)定好中斷源的優(yōu)先級(jí)別，以確定當(dāng)幾個(gè) 中斷源同時(shí)請(qǐng)求時(shí)，處理機(jī)能有一個(gè)先后響應(yīng)次序。3 ）當(dāng)處理機(jī)響應(yīng)中斷后，需要把被中斷程序的現(xiàn)場(chǎng)、斷點(diǎn)保護(hù)起來(lái)，以便中斷處理結(jié) 束后能返回原程序。4）中斷服務(wù)程序設(shè)計(jì)。5）恢復(fù)現(xiàn)場(chǎng)，返回原程序。22. 給定（SP）=0100H , （SS）=0300H , （PSW）=0240H ,以及存儲(chǔ)單元的內(nèi)容