綜合設計報告(搶答器)分析

1、武漢工程大學計算機科學與工程學院綜合設計報告設計名稱：硬件系統(tǒng)綜合設計設計題目：搶答器的設計學生學號：1505120201專業(yè)班級：2015計算機科學與技術實驗班學生姓名：查紅勝指導教師（職稱）：陳艷（講師）學業(yè)導師（職稱）：陳艷（講師）學生成績：完成時間：2016.11.28-12.1102武漢工程大學計算機科學與工程學院說明：1、報告中的第一、二、三項由綜合設計負責人在綜合設計開始前填寫并發(fā) 給每個學生。2、學業(yè)導師負責批改學生的設計報告，并給出相應的得分。同時，就設計 報告質量撰寫評語。3、指導教師就學生在設計期間的表現(xiàn)及設計完成情況分別給出相應的得 分。同時，就此兩項情況撰寫評語。4、

2、設計的總評成績由上述各部分 累加得出，由指導教師匯總，并填寫于 報告的封面。5、設計報告正文字數(shù)一般應不少于 5000 字，也可由綜合設計負責人根據(jù) 本項綜合設計的具體情況酌情增加字數(shù)或內容。6、此表格式為武漢工程大學計算機科學與工程學院提供的基本格式（適用 于學院各項課程設計），各專業(yè)也可根據(jù)本項綜合設計的特點及內容做 適當?shù)恼{整，并上報學院批準。成績評定表學生姓名： 查紅勝 學號：1505120201 班級：2015計算機科學與技術實驗班 2類 別合計 分值各項 分值評分標準實際 得分評語報 告 質 量3010報告格式規(guī)范，表述清晰， 章節(jié)內容組織恰當。符號統(tǒng) 一，圖表完備，符合規(guī)范要 求

3、。參考文獻數(shù)量在 5篇以 上，格式及引用符合要求。學業(yè)導師（簽字）：10報告內容翔實，結構嚴謹合 理。課題背景介紹清楚，綜 述充分。設計與實現(xiàn)等主要 過程完整，論述具體透徹。能運用所學專業(yè)知識對問題 加以分析和求解。無抄襲現(xiàn) 象。10設計報告對整個設計過程進 行了全面總結，體現(xiàn)了收獲， 得出了有價值的結論或結 果。平 時 表 現(xiàn)2020遵守學習紀律，表現(xiàn)良好， 積極完成課程設計任務，無 曠課、遲到、早退等情況。指導教師（簽字）：設 計 宀 完 成 情 況5030按照要求完成設計內容，方 案合理，功能完善，設計工 作量飽滿，能運用專業(yè)知識 和技能去發(fā)現(xiàn)與解決實際問 題。20在設計過程中展現(xiàn)出了較

4、強 的學習能力、動手實踐能力、 團隊協(xié)作能力和創(chuàng)新意識?？傇u成績一、綜合設計目的、條件、任務和內容要求：1）設計目的搶答器作為一種電子產品，早已廣泛應用于各種智力和知識競賽場合。但目 前使用的搶答器存在分立元件較多，造成每路的成本較高，而現(xiàn)代電子技術的發(fā) 展要求電子電路朝數(shù)字化、集成化方向發(fā)展，因此設計出數(shù)字集成化全集成電路 的多路搶答器是現(xiàn)代電子技術發(fā)展的要求通過本次設計，要求同學們掌握搶答器的工作原理、 設計方法，學習Multisim 仿真工具，完成簡單數(shù)字電路的設計；復習鞏固邏輯電路及時序電路相關原理、 應用知識；進一步學習、掌握各種常用芯片的邏輯功能及使用方法；學習鎖存器 設計、數(shù)字系

5、統(tǒng)的設計、測試方法。2）條件本次設計分數(shù)字電路仿真和搭建實際電路兩部分，分別在專業(yè)機房和數(shù)字邏 輯實驗室進行。數(shù)字邏輯實驗室為每個小組準備獨立的試驗臺、電源、面包板（可 以選用數(shù)字邏輯課程實驗箱）、萬用表、鑷子、剪刀、拔線銓、導線若干；提供 設計需要的芯片，包括：鎖存器、定時器、段碼管、段碼管驅動譯碼芯片及各種 門電路芯片及相應的電阻、開關等。3）任務和要求（1）設計指標 搶答器同時供N名選手或N個代表隊比賽，分別用N個按鈕S0 SN-1 示。 設置一個系統(tǒng)清除和搶答控制開關 S,該開關由主持人控制。 搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，揚聲 器發(fā)出聲響提示，并在數(shù)碼管上

6、顯示選手號碼。選手搶答實行優(yōu)先鎖存，優(yōu)先搶 答選手的編號一直保持到主持人將系統(tǒng)清除為止。 實現(xiàn)搶答倒計時和報警。（2）設計要求 畫出電路原理圖； 元器件及參數(shù)選擇； 系統(tǒng)設計、調試與分析。（3）制作要求應用Multisim或Proteus等軟件先完成硬件仿真，并在此基礎上完成實際的 硬件電路設計、裝配，達到設計要求，并能發(fā)現(xiàn)問題和解決問題。（4）編寫設計報告依照給定模板完成設計報告，要求體現(xiàn)自己的工作、收獲和思考。二、進度安排：11月28日之前指導教師將設計題目、相關資料發(fā)給學生。學生自學仿真工具,試做題目。11月28日確定分組和選題，查閱資料，搭建基本硬件電路。11月29日12月4日 分析、

7、選擇合適的設計方案，完成仿真。12.512.6 完成、完善系統(tǒng)功能，硬件測試，教師檢查驗收，各小組方案交流。12.712.11 完成綜合設計報告三、應收集資料及主要參考文獻：1. 康華光電子技術基礎（數(shù)字部分）第六版M.高等教育出版社，2014.12. Multisim和Proteus仿真相關資料3. 21IC 電子網： （查芯片 datasheet4. 和選題相關的其它資料目錄摘 要 . IIAbstract . III第一章 緒論 . 11.1 課題設計的背景 . 11.2 課題設計的目的 . 11.3 課題設計任務和要求. 11.4 課題設

8、計的理論依據(jù). 2第二章 開發(fā)工具及相關技術 . 32.1 設計中使用的芯片介紹 . 32.2 設計電路介紹 . 62.3 Multisim 仿真軟件介紹 7第三章 系統(tǒng)設計 . 103.1 方案設計 . 103.2 電路工作分析 . 10第四章 系統(tǒng)測試及改進 . 154.1電路的仿真測試 . 154.2 電路仿真發(fā)現(xiàn)的問題. 164.3 電路的優(yōu)化 . 16總結 . 18致謝 . 19參考文獻 . 20- 3 -摘要數(shù)字電路產品在生活中有著極其廣泛的應用，包括計算機、數(shù)字通信、智能儀器儀 表、自動控制及航天等領域中。 這些給人們帶來了生活， 工作等方面帶來了極大的方便。 數(shù)字電路的發(fā)展，

9、使得這門課程對于我們來說是很有必要學好。 數(shù)字電路設備實現(xiàn)簡單， 速度和可靠性好。在這次的數(shù)字電路制作中，本人制作多路智能搶答器。搶答器在比賽等場合中不可 缺少的設備。本文就是從數(shù)字電路芯片的功能簡介開始，利用功能不同的數(shù)字電路芯片 的組合來實現(xiàn)多路搶答器的功能。首先簡要的介紹了課題設計的背景、目的以及課題設 計任務和要求。然后介紹幾個主要集成芯片的管腳功能和用法。最后介紹多路搶答器的 原理和設計過程。 總結與改進部分， 講一些電路在實際設計調試中的不足， 并加以改進該多路搶答器設計為一個八路搶答器，每個編號對應相應的組別或個人。當其中一 人搶答時，搶答成功后，與此人對應編號的顯示燈會亮，而其

10、他人的則不會亮。其次， 本搶答器中有搶答時間的限制，當時間超過十秒鐘的時候所有人都不能夠在搶答。而我 們在完成八人搶答的功能后，擴展到十人搶答。關鍵字：搶答；優(yōu)先編碼器；仿真；AbstractDigital products are widely used in life, including computer, digital communication, intelligent instrument, automatic control, aerospaceand other fields. These bring life and work brought great convenien

11、ce. The development of digital circuits, so that this course is very necessary for us to learn the realization of a simple digital circuit. The equipment, speed and reliability.In the production of digital circuits, I produced multi-channel intelligent responder. The responder occasions in competiti

12、ons indispensable equipment. This article is from the digital circuit chip features, to achieve multi-channel responder function using a combination of digital circuit chip with different functions. First briefly introduces the design background. Objective to research and design tasks and requiremen

13、ts. Then we introduce several main integrated chip pin function and usage. Finally introduces the principle and design process of multiple responder. Summary and improvement, some lack of actual circuit in the design and debugging of, and to be improved.The multi-channel Responder design for a eight

14、 responder, each number corresponding to the corresponding groups or individuals. When one answer, answer in success, and the corresponding number of the display lights, while others are not bright. Secondly, there is the answer in the answer in the time limit, when it takes more than ten seconds al

15、l the people are not able to be in the answer. And we finished eight in the answer function, extended to ten of the responder.Keywords：Answer; priority encoder;simulation第一章 緒論1.1 課題設計的背景搶答器是一種應用非常廣泛的設備，在各種競賽、搶答場合中，它能迅速、客觀地 分辨出最先獲得發(fā)言權的選手。 早期的搶答器只由幾個三極管、 可控硅、發(fā)光管等組成， 能通過發(fā)光管的指示辯認出選手號碼?，F(xiàn)在大多數(shù)搶答器均使用單片機或數(shù)字

16、集成電 路，并增加了許多新功能，如選手號碼顯示、搶按前或搶按后的計時、選手得分顯示等 功能。隨著科技的發(fā)展，現(xiàn)在的搶答器有著數(shù)字化，智能化的方向發(fā)展，這就必然提高了 搶答器的成本。鑒于現(xiàn)在小規(guī)模的知識競賽越來越多，操作簡單，經濟實用的小型搶答 器必將大有市場。但目前使用的搶答器存在分立元件較多，造成每路的成本較高，而現(xiàn) 代電子技術的發(fā)展要求電子電路朝數(shù)字化、集成化方向發(fā)展，因此設計出數(shù)字集成化全 集成電路的多路搶答器是現(xiàn)代電子技術發(fā)展的要求。搶答器作為一種工具，已廣泛應用 于各種智力和知識競賽場合。但搶答器的使用頻率校低，且有的要么制作復雜，要么可 靠性低，減少興致。作為一個單位若專購一臺搶答

17、器雖然在經濟上可以承受，但每年使 用的次數(shù)極少，往往因長期存放使（電子器件的）搶答器損壞，再購置的麻煩和及時性 就會影響活動的開展。因此設計出結構簡單，工作穩(wěn)定，功能齊全的搶答器電路必將大 有市場。1.2 課題設計的目的搶答器在各種場合、 電視臺的娛樂節(jié)目中得到廣泛應用。 在各種競賽、 搶答場合中， 它能迅速、客觀地分辨出最先獲得發(fā)言權的選手。它能根據(jù)參賽選手的請求，很好地區(qū) 分先后順序并顯示選手的編號。為各種搶答形式的比賽提供了公平公正的比賽環(huán)境。其次，通過這次搶答器的設計，同學們掌握搶答器的工作原理、設計方法，學習Multisim 仿真工具，完成簡單數(shù)字電路的設計，復習鞏固所學相關原理和知

18、識，進一步 學習、掌握各種常用芯片的邏輯功能及使用方法，學習鎖存器、編碼器的設計，數(shù)字系 統(tǒng)的設計及測試方法，并不斷改進。從而可能在之后的學習工作中設計出更加方便，功 能更加齊全的搶答器產品。1.3 課題設計任務和要求（1）設計指標 搶答器同時供N名選手或N個代表隊比賽，分別用N個按鈕S0-SN-1示。 設置一個系統(tǒng)清除和搶答控制開關 S,該開關由主持人控制。 搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，并在數(shù)碼管 上顯示選手號碼。選手搶答實行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系 統(tǒng)清除為止。 實現(xiàn)搶答倒計時。（2）設計要求 畫出電路原理圖； 元器件及參數(shù)選擇； 系統(tǒng)

19、設計、調試與分析。（3）制作要求應用Multisim 或Proteus等軟件先完成硬件仿真，并在此基礎上完成實際的硬件 電路設計、裝配，達到設計要求，并能發(fā)現(xiàn)問題和解決問題。1.4課題設計的理論依據(jù)搶答器系統(tǒng)的原理框圖如圖1.1所示，設計的數(shù)顯搶答器通常用TTL集成電路制作， 它主要由倒計時數(shù)字顯示、譯碼器、編碼器、鎖存器、顯示器等部分組成。主持人開關 控制定時電路；鎖存器用來鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用；用斷碼管顯示 搶答器組別號碼，同時與選手對應的顯示燈顯示搶答者。用CD4532優(yōu)先編碼器對參賽選手或團隊進行編號。其次將第一個搶答到的選手編 號通過74HC373進行儲存，此時有個

20、關鍵的地方，就是 74HC373在儲存第一位搶答選 手的編號后不在接受隨后搶答選手的編號輸入。最后將74HC373里儲存的第一個搶到答題權的選手編號輸出，一方面輸出到斷碼管上，另一方面通過74HC154譯碼器譯碼輸入到與該選手對應的顯示燈上，使之點亮?；卮饐栴}結束后主持人通過斷開開關開恢 復系統(tǒng)。圖1.1搶答器系統(tǒng)的原理框圖第二章開發(fā)工具及相關技術2.1設計中使用的芯片介紹（1）CD4532 8線-3線優(yōu)先編碼器DOQ0D1Q1D2Q2D3D4EOD5D6GSD7B104圖2.1 CD4532引腳圖14CD4532B的功能是8位輸入（D7-D0 3位 二進制輸出的優(yōu)先編碼器，8個輸入端的輸入

21、優(yōu)先級次序依次為D7 DO如右圖2.1，當片 選使能端EI是低電平的時候該優(yōu)先編碼器被 禁止工作。當EI時高電平時編碼器工作，即 將最高優(yōu)先級的輸入端編為二進制的代碼顯 示在輸出端Q2-QQ同時片選信號端GS為高電 平以表示編碼器正處于工作狀態(tài)。當輸入端沒 有輸入時（輸入全部為低電平）輸出使能端EO 為高電平。如果任何一個輸入端有輸入（即有 輸入端為高電平），E0為低電平同時低于該輸 入端優(yōu)先級的任何請求將無效。本次課題設計中運用兩片 CD4532進行8位以上選手的編碼。選手的搶答方式為開關的閉合使之信息傳輸?shù)絻?yōu)先編碼器的輸入端。（2）74HC373八D鎖存器如圖2.2為74HC373外部管腳

22、圖。Vcc接電源，Di為數(shù)據(jù)輸入端，Oi為數(shù)據(jù)輸出端, GND 地。CC 5 uyU5U4 leLJLJLJIILJULdLlJLdOE Of On D- 0)02 D? D3 O3 GND圖2.2 74HC373外部管腿圖|dqLJd|0i_Do102|DJ_ID4LATCH A8LEF-Q-.G05HT 一0|D_DQGD7QGO7 圖2.3 74HC373邏輯圖loo loi ToTIs I04 Tof |og l(如圖2.3為74HC373的邏輯圖，由邏輯圖可以看出74HC373內部就是由八個D觸發(fā) 器構成，可以儲存八位二進制數(shù)。在設計中我們是利用74HC373對第一個搶答選手的編碼信

23、息進行存儲的，如果是八人搶答則是是存儲三位二進制數(shù)，如果是十人搶答則存儲 的是四位二進制編碼。DnLEOEOnHHLHLHLLXLLQoXXHz*圖2.4 74HC373真值表由圖2.4可知當0E為高電平時，0007呈高阻態(tài)，即不驅動總線，也不為總線的 負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端 LE為高電平時，0隨數(shù)據(jù)D 而變。當LE為低電平時，0被鎖存在已建立的數(shù)據(jù)電平。在本課題設計中該芯片的功能編碼器輸出的第一個數(shù)據(jù)進行儲存，同時通過編碼器的工作狀態(tài)標志GS加上三個非門來控制74HC373的使能工作端，因為當編碼器有第一 個選手的編號輸出時，工作轉態(tài)標志 GS為1經過三個非門后變

24、為0后接在74HC373芯 片中高電平有效的使能輸入端 ENG使之不能工作，而在這個 GS的信息傳輸?shù)紼NG的過 程中由于經過了三個非門，時間較編碼器數(shù)據(jù)輸出端的編碼信息傳送到鎖存器的數(shù)據(jù)輸 入端長，因此能夠保證只鎖存第一個從編碼器傳輸過來的數(shù)據(jù)，并將其輸送到輸出端， 隨后便停止工作。（3）74HC283 4位超前進位加法器74HC283的主要功能是4位二進制與4位二進制數(shù)的相加求和，邏輯圖如圖 2.5左 邊的Ai與Bi為兩四位加數(shù)各位上的數(shù)值，i大的為高位。C為低位的進位。右邊的Si 為輸出和，Co為向高位的進位。本設計中利用74HC283加法器主要是使選手搶答編號加1,區(qū)分無選手搶答時編碼

25、器輸出的0,因為編碼選手搶答信息是從0開始的，所以通過編碼器的工作標志 GS來控制加法器的工作，從而區(qū)分開無選手搶答的 0和選手搶答信息編碼的0。再將求得的和 通過邏輯關系輸送到斷碼管上顯示選手編號，同時通過譯碼器譯出選手編號，將信息傳 送到與選手對應的顯示燈上，使之點亮。圖2.5 74HC283的邏輯框圖- 7 -(4) 74HC192可逆計數(shù)器74LS192是雙時鐘方式的十進制可逆計數(shù)器。本設計中主要利用它進行倒計時裝置首先介紹它的邏輯功能。圖2.6為74HC192引腳圖與邏輯符號，通過圖2.7很清楚可以 看出它的功能。MR為低電平有效的使能控制端，即當 MR接0時，芯片可以正常工作， 接

26、1時，芯片不工作，CPu和CPd分別為低電平有效的加減計數(shù)控制端，即當 CPu接0,CPd接 1時，芯片進行加計數(shù)，相反則進行減計數(shù)PL為低電平有效的置數(shù)控制端，當PL接0時，置數(shù)有效，可以控制計數(shù)范圍。15I 10VccPoMRTCdTCuPL9)wwwcai 11 id LiJULiJlilliJLiJLiJLiJ Pt Qo CPd CPu 02 Q3 GTC0 12 3pupnL4R H p p pCICIp N12 3 QQQT T3267圖2.6 74HC192引腳圖與邏輯符號輸出fflKPLP3P2PiF0Q302QIQD1X冥XXXXX000000XydcbdcbC11XXXX

27、加計數(shù)0I1 :XX IX減計數(shù)圖2.7 74HC192真值表2.2設計電路介紹本次設計主要運用2.1中介紹的幾種芯片來實現(xiàn)搶答器的功能，首先主持人通過開關控制倒計時裝置開始倒計時，在倒計時時間內，選手可以搶答。倒計時裝置主要通過 74HC192的減計數(shù)功能實現(xiàn)。如圖2.8所示的倒計時系統(tǒng)。74HC192DA - B也G cc.Pon 1 n rCLf： - .“E-10Hzrui*3執(zhí)74HC0D 2V圖2.8倒計時裝置在設計中選手的搶答是通過開關來傳遞搶答信息，通過 CD4532八線三線優(yōu)先編碼 器來對選手的搶答信息進行編碼，如 1號選手搶答則編碼器輸出000,二號選手搶答輸 出001,八

28、號選手搶答則輸出111。如選手個數(shù)大于8,則可用兩片CD4532進行擴展。當編碼器有數(shù)據(jù)輸出時，即有選手開始搶答了，我們需要把第一個輸出的搶答信息進行存儲，于是我們用到了具有存儲功能的 74HC373來對第一個搶答選手的編碼信息存儲，但不能被之后搶答的選手編碼信息覆蓋，于是我們用編碼器的輸出信號GS通過三個邏輯非門來作為74HC373的使能控制端，這樣就達到了存儲器只儲存第一個傳輸過來的選手編碼信息。存儲的編碼信息最后要被顯示出來，本設計中有兩方面的顯示，其一是將選手的編 號輸出到段碼管上，其二是對應選手的的燈泡點亮，在這個過程中我們首先對編碼進行 譯碼。在譯碼過程中，有一個問題需要解決，就是

29、將無選手搶答信息時編碼器輸出的 000 和第一號選手搶答時的編碼000區(qū)分開來，這里我們用到了 74HC283四位加法器對有選 手時輸出的編號進行加1,使得以前的000到111表示的8位選手改為0001到1000, 從而區(qū)分開無選手搶答時編碼輸出的 0000。然后把加法器輸出的和連接到斷碼管上顯示 選手編號。同時通過74HC151對和進行譯碼，因為譯碼器輸出的是底電平有效，所以將 譯碼信息反向連接在與選手對應的燈泡上，即可使與選手對應的燈泡點亮。整個電路圖 如圖2.10。2.3Multisim 仿真軟件介紹Multisim 是InterctiveImage Technologies公司推出的一

30、個專門用于電子電路仿真和設計的軟件，目前在電路分析、仿真與設計等應用中較為廣泛。該軟件以圖形界 面為主，采用菜單欄、工具欄和熱鍵相結合的方式，具有一般Win dows應用軟件的界面風格，用戶可以根據(jù)自己的習慣和熟練程度自如使用。下面主要針對Multisim13.0 軟件中基本的仿真與分析方法做簡單介紹。功能：1.直觀的圖形界面整個操作界面就像一個電子實驗工作臺，繪制電路所需的元器件和仿真所需的測試儀器均可直接拖放到屏幕上，輕點鼠標可用導線將它們連接起來，軟件儀器的控制面板 和操作方式都與實物相似，測量數(shù)據(jù)、波形和特性曲線如同在真實儀器上看到的。如下 圖2.9為Multisim13.0 的工作界

31、面。圖2.9 Multisim13.0 的工作界面件。2.豐富的元器件提供了世界主流元件提供商的超過 17000多種元件，同時能方便的對元件各種參 數(shù)進行編輯修改，能利用模型生成器以及代碼模式創(chuàng)建模型等功能，創(chuàng)建自己的元器件。3強大的仿真能力以SPICE3F5和Xspice的內核作為仿真的引擎，通過 Electronic workbench 帶 有的增強設計功能將數(shù)字和混合模式的仿真性能進行優(yōu)化。包括 SPICE仿真、RF仿真、 MCI仿真、VHDL仿真、電路向導等功能。在應用電子仿真軟件 MultiSIM 進行虛擬仿真時，有許多傳感器或新器件，只要知 道了它們的電特性或在電路中的作用，完全可

32、以靈活采用變通的辦法代替進行仿真，本 來軟件就是進行虛擬實驗的。 這樣可以大大地拓寬電子仿真軟件 MultiSIM 的應用范圍。 再說用軟件仿真時不存在損壞和燒毀元件、儀器的問題，只要設計好了電路都可以試一 試，仿真成功了就可以進行實際電路的組裝和調試，不成功再修改電路重新仿真。- 17 -第三章系統(tǒng)設計3.1方案設計采用CD4532勾成八路編碼器，74HC3734行存儲，為了區(qū)分無選手搶答編碼輸出的 0有編碼為0的選手搶答了這兩個相同的編碼輸出，用邏輯門來實現(xiàn)。74LS148與74LS48 譯碼器接到七段顯示數(shù)碼管顯示出選手編號。如下圖3.1，此圖為簡單的八路搶答器，就用了 CD4532編碼

33、，74HC373存儲，和相 關邏輯門的轉換，最后用段碼管顯示選手編號。74HC373DW 4V:U34 ：U4A : : U54 :：:肖： ?4HCtJ4DlV : 74HC04p2VT4V ：uiiA ； : vm:74HCSSD.2V ：.：.：USA U9A:74HCW0_2V : : 74JICJBGD JV UGA74HC11D_4V :圖3.1方案一的邏輯電路用兩片組合邏輯器件CD4532并聯(lián)構成十路搶答器。74HC373實現(xiàn)優(yōu)先搶答的鎖存、 編號進直接把鎖存器的輸出轉化 8421BCD碼，數(shù)碼管顯示先搶答者的編號，同時十路搶 答器對應的顯示燈點亮；主持人通過“復位”按鈕清除 數(shù)

34、碼管的顯示。還增加倒計時 裝置，利用74HC192來做10進制倒計時來控制搶答時間，如圖 2-12。結論：通過比較可以得，方案二更全面，功能更齊全。相對來說，74系列芯片在Multisim仿真軟件中能夠找到，且現(xiàn)實中比較容易購買。芯片組上集成的功能高，用較 少元器件的數(shù)目就能實現(xiàn)搶答器的各項功能。此外，74系列芯片用的比較普及，數(shù)字電路課上詳細介紹74HC系列芯片，因此運用起來比較熟悉。因此，本設計主要以第二種 方案為主體來實現(xiàn)搶答器的設計。該方案邏輯電路如圖2.10 o3.2電路工作分析首先要在主持人閉合倒計時開關后選手才能搶答，開始開關打開，段碼管顯示倒計時置數(shù)9,如圖3.2所示，當主持人

35、閉合開關后，倒計時裝置開始倒計時，從 9開始按 脈沖頻率遞減。如圖3.3所示是該倒計時系統(tǒng)倒計時到4的狀態(tài)。當?shù)褂嫊r到0后，一 般計數(shù)器會又回到9進行循環(huán)，為了讓倒計時系統(tǒng)在倒計時到 0后停止，直到主持人搬 開倒計時的控制開關后，倒計時裝置才回到圖 3.2狀態(tài)。如圖3.4，是倒計時裝置倒計 時到0停止的狀態(tài)。實現(xiàn)該功能主要是通過 74HC192的輸出端B0與脈沖做與運算后輸 送到減計數(shù)的脈沖輸入端 DOWN當?shù)褂嫊r沒到0時，BO輸出1,是脈沖接通工作，當?shù)?計時到0后，BO輸出0,與脈沖做與運算后使脈沖不能輸送到 DOW端，從而無脈沖作 用，計時狀態(tài)維持在0。如圖3.4為倒計時裝置到0后停止計

36、時狀態(tài)。U17 15rLCA； .-BO. CLR - . .CO.74HC192D 4V圖3.2倒計時系統(tǒng)初始狀態(tài)圖3.3倒計時系統(tǒng)工作狀態(tài)A BCD衍 LOADCLR -BO-InnF了4HCiggD 4V圖3.4倒計時系統(tǒng)到0后停止狀態(tài)在倒計時時間內，選手可以搶答，選手通過開關的閉合傳輸搶答信息，第一個搶答的選 編號將被顯示在段碼管上，與之對應的燈泡點亮如圖3.5為三號選手第一個通過閉合自 己的控制開關完成搶答。如在隨后還有選手搶答則不會被顯示，如圖3.6為5號10號選手在3號選手之后關閉自己的搶答開關，但段碼管上不會顯示它們的編碼，與它們對 應的燈泡也不會亮。r_IWS .74HW?B

37、 4Yl a l b l l ! i IX.LQ H -UQQ-U站 HT X8 X9 XI0OOQ圖3.5 3號選手先搶答到的狀態(tài)X1 XJ JU Xd X5 Xfi XT Xfl. X9. X1D0 0*0QQQQQQ圖3.6 5號10號選手隨后搶答狀態(tài)如上展示了整個搶答器的功能，但在實現(xiàn)這些功能的過程中還是有很多需要我們處 里的問題，例如我們的選手編碼輸入是從 10開始的，一號選手的編碼為0000,而我們 要在段碼管上顯示1,同理2號選手的編碼為0001，而我們要在段碼管上顯示2。這就 要求我們對存儲器74HC373勺輸出端加1,又因為當沒有選手搶答是編碼器也會每位輸 出也會是低電平為0

38、000,所以我們要把它與一號選手區(qū)分開， 就在沒有選手搶答時，對 存儲器的輸出不加1,我們是通過編碼器的輸出標志 GS乍為加法器74HC283的使能輸入 端。如圖3.7所示。當無選手搶答時，段碼管會顯示 0,燈泡都不會亮，如圖3.8為無選手搶答的電路狀態(tài)圖圖3.7對選手編號加1電路圖3.8無選手搶答電路狀態(tài)當加法器74HC283加1后為四位輸出，如連接在一個段碼管上也可顯示選手編碼, 只是10號選手顯示的是A,為了使顯示更加清晰，我們通過特定的邏輯關系，將加法器 的四輸出改為五輸出，五輸出中，一個作為高位段碼管的最低位輸入，其余四輸出作為 低位段碼管的四個輸入，電路圖如圖 3.9所示。此時如果

39、1到9號選手搶到答題權則顯 示01到09,當10號選手搶到答題權則顯示10。如圖3.10為10號選手搶到答題權的 情況。小燈泡的連接是通過譯碼器實現(xiàn)的，連接比較簡單，可以在圖2.10中看到具體連接方法，這里不再介紹。需要注意的是譯碼器的輸出時低有效，需要加非門后連在小燈 泡上才能使對應的譯碼選手燈泡點亮。X1 X2 X3 X4 X5 X X7 XB X3 X1Q44- -蠱 3L 3UMSAJ ._Bi.；Blfi-.i i .Ei丄Qo：:“1 3 4 B - n- 9 -毘ssss圖3.9段碼管顯示電路1 XI X3 X4 M Xfi X7 M X9 XIIoaopoopoG圖 3.10

40、10號選手搶答到的狀態(tài)顯示qqqqqqqqqq第四章系統(tǒng)測試及改進4.1電路的仿真測試按照設計的方案，選擇合適的芯片在 Multisim仿真軟件里連好電路圖，如圖2.10 為本次設計完整電路圖，在連電路圖的過程中，可以先在圖紙上畫好邏輯電路圖，對照 畫好的邏輯電路圖在仿真上連線，如果直接在仿真上連線則一定要細心，特別是接線處 較密集的地方，很容易連錯，當電路復雜是連錯線還不容易檢查出來。在保證沒有錯誤 的連線基礎下，就可以進行仿真模擬了，通過相關操作觀察電路顯示與預期效果對比， 看是否有邏輯錯誤，檢驗自己的設計方案是否存在問題。如下圖 4.1為測試主持人開關 控制倒計時裝置。如第三章中圖 3.

41、5、3.6、3.10為測試電路的顯示部分。圖4.1主持人開關控制倒計時裝置測試4.2電路仿真發(fā)現(xiàn)的問題在起初的幾次測試中，遇到過如下問題：1.當無選手搶答和編號為o的選手搶答到問題時的段碼管都顯示 0。2倒計時裝置無法停止。3.與選手編號對應的電子燈出現(xiàn)于選手不對應的情況。完整版的電路測試仍存在一些問題：1倒計時裝置開關閉合開始倒計時時，容易出現(xiàn)0這種錯誤狀態(tài)。如圖4.2。圖所示的與圖3.4雖然一樣但它是在主持人閉合開關后就出現(xiàn)的，而并 非是減計數(shù)到0停止的。圖4.2主持人開關閉合瞬間出現(xiàn)0問題n nTo- -0A B c D .4.3電路的優(yōu)化通過不斷的發(fā)現(xiàn)錯誤與不足之處，通過不斷的思考與修

42、改，我們的電路性能越來越 好，例如在4.2中提到的大部分問題，都在之后的思考中和試驗中得到解決。通過加法 器來區(qū)分無選手搶答和編號為 0的選手搶答到問題時的段碼管都顯示 0的問題；通過簡 單的邏輯門來實現(xiàn)倒計時裝置的停止；通過仔細檢查線路和研究74HC154的功能解決了 顯示燈與選手對應不對的問題。電路的優(yōu)化在第三章電路工作分析部分介紹的比較詳 細，這里在列舉主要的幾處。（1）顯示系統(tǒng)的優(yōu)化當10號選手搶到答題權是如果是一片段碼管顯示則顯示A,如圖4.3所示為優(yōu)化前10號選手的顯示。而我們通過特定的邏輯關系，將加法器的四輸出改為五輸出，五輸出中， 一個作為高位段碼管的最低位輸入，其余四輸出作為低位段碼管的四個輸入。如圖 4.4 為優(yōu)化后10號選