(完整版)第三章存儲系統(tǒng)習(xí)題參考答案1

1、3.用16KX8位的DRAM芯片組成64KX 32位存儲器，要求： （1） 畫出該存儲器的組成邏輯框圖。 設(shè)存儲器讀/寫周期為0.5卩S, CPU在1yS內(nèi)至少要訪問一次。試問采用哪種刷新方式比 較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多 少？ 解： （ 1 ）組成 64KX 32 位存儲器需存儲芯片數(shù)為 N=（64K/16K）X（ 32 位/8 位） =16（片） 每4片組成16KX 32位的存儲區(qū)，有 A13-A0作為片內(nèi)地址，用 A15 A 14經(jīng)2: 4譯碼器 產(chǎn)生片選信號 ，邏輯框圖如下所示： （2）依題意，采用異步刷新方式較合理，可滿足CPU

2、在 1卩S內(nèi)至少訪問內(nèi)存一次的要求。 設(shè)16KX8位存儲芯片的陣列結(jié)構(gòu)為128行X 128列，按行刷新，刷新周期T=2ms則異 刷新的間隔時間為： 則兩次刷新的最大時間間隔發(fā)生的示意圖如下 可見，兩次刷新的最大時間間隔為tmax t max = 15.5- 0.5=15 （卩 S） 對全部存儲單元刷新一遍所需時間為t R t R = 0.5 X 128=64（卩 S） 7 .某機器中，已知配有一個地址空間為0000H-3FFFH的ROM區(qū)域。現(xiàn)在再用一個 RAM芯片（8KX 8） 形成40KX 16位的RAM區(qū)域，起始地址為 6000H,假定RAM芯片有 信號控制端。CPU的地址總線為 A15

3、-A0,數(shù)據(jù) （讀/寫）, 總線為D15-D0,控制信號為 R/ （訪存 ） ，要求： （ 1） 畫出地址譯碼方案。 （2） 將 ROM與 RAM同 CPU連接。 解：（1）依題意，主存地址空間分布如右圖所示，可選用2片27128（16KX8位）的EPROM作為 ROM區(qū); 10片的8KX8位RAM片組成40KX 16位的RAM區(qū)。27128需14位片內(nèi)地址，而 RAM需 13位 片內(nèi)地址，故可用 A15-A13 三位高地址經(jīng)譯碼產(chǎn)生片選信號 , 方案如下 : 2) 9. CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80 次，已知cache存儲周期為40ns,主存存儲周期為240ns，求cache/主存系統(tǒng)的效率和平均訪 問時間。 解：先求命中率 h h=nc/(n c +nm ) = 2420- (2420 + 80) = 0.968 則平均訪問時間為 t a ta = 0.968 X 40+ (1- 0.968) X 240= 46.4(ns) r =