版圖設(shè)計(jì)中的設(shè)計(jì)規(guī)則[實(shí)用解決]

1、設(shè)計(jì)規(guī)則 由于器件的物理特性和工藝的限制，芯片上 物理層的尺寸進(jìn)而版圖的設(shè)計(jì)必須遵守特定特定 的規(guī)則的規(guī)則。 這些規(guī)則是各集成電路制造廠家根據(jù)本身的 工藝特點(diǎn)工藝特點(diǎn)和技術(shù)水平技術(shù)水平而制定的。 因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。 1運(yùn)用材料 廠家提供設(shè)計(jì)規(guī)則 設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì) 規(guī)則進(jìn)行版圖設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)。 嚴(yán)格遵守設(shè)計(jì)規(guī)則可以極大地避免由于 短路、斷路造成的電路失效和容差以及 寄生效應(yīng)引起的性能劣化。 2運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光刻掩模版版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光刻掩模版 制備要求。制備要求。 光

2、刻掩模版是用來(lái)制造集成電路的。這些 規(guī)則在生產(chǎn)階段中為電路的設(shè)計(jì)師和工藝 工程師提供了一種必要的信息聯(lián)系。 3運(yùn)用材料 設(shè)計(jì)規(guī)則與性能和成品率之間的關(guān)系 一般來(lái)講，設(shè)計(jì)規(guī)則反映了性能和成品 率之間可能的最好的折衷。 規(guī)則越保守，能工作的電路就越多(即成 品率越高)。 規(guī)則越富有進(jìn)取性，則電路性能改進(jìn)的 可能性也越大，這種改進(jìn)可能是以犧牲 成品率為代價(jià)的。 4運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 從設(shè)計(jì)的觀點(diǎn)出發(fā)，設(shè)計(jì)規(guī)則可以設(shè)計(jì)規(guī)則可以 分為三部分：分為三部分： （1）決定幾何特征和圖形的幾何規(guī) 定。這些規(guī)定保證各個(gè)圖形彼此之 間具有正確的關(guān)系。 5運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)

3、規(guī)則 （2）確定掩模制備和芯片制造中都 需要的一組基本圖形部件的強(qiáng)制性 要求。 （3）定義設(shè)計(jì)人員設(shè)計(jì)時(shí)所用的電 參數(shù)的范圍。 6運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 有幾種方法可以用來(lái)描述設(shè)計(jì)規(guī)則。 其中包括： 以以微米分辨率微米分辨率來(lái)規(guī)定的微米規(guī)則來(lái)規(guī)定的微米規(guī)則 以以特征尺寸為基準(zhǔn)的特征尺寸為基準(zhǔn)的規(guī)則規(guī)則 7運(yùn)用材料 以以 為單位也叫做為單位也叫做“規(guī)整格式規(guī)整格式” ：把大 多數(shù)尺寸（覆蓋，出頭等等）約定為的倍數(shù)與工藝線 所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上 限以及掩膜版之間的最大套準(zhǔn)偏差，一般等于柵長(zhǎng)度的 一半。 優(yōu)點(diǎn)：版圖設(shè)計(jì)獨(dú)立于工藝和實(shí)際尺寸 以微米為單位

4、也叫做以微米為單位也叫做“自由格式自由格式” ：每個(gè)尺 寸之間沒(méi)有必然的比例關(guān)系， 提高每一尺寸的合理度； 簡(jiǎn)化度不高 。 目前一般雙極集成電路的研制和生產(chǎn)，通 常采用這類設(shè)計(jì)規(guī)則。在這類規(guī)則中，每個(gè)被規(guī)定的尺 寸之間，沒(méi)有必然的比例關(guān)系。這種方法的好處是各尺 寸可相對(duì)獨(dú)立地選擇，可以把每個(gè)尺寸定得更合理，所 以電路性能好，芯片尺寸小。缺點(diǎn)是對(duì)于一個(gè)設(shè)計(jì)級(jí)別， 就要有一整套數(shù)字，而不能按比例放大、縮小。 8運(yùn)用材料 設(shè)計(jì)規(guī)則或規(guī)整格式設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則或規(guī)整格式設(shè)計(jì)規(guī)則 70年代末，Meed和Conway倡導(dǎo)以無(wú)量綱的“” 為單位表示所有的幾何尺寸限制，把大多數(shù)尺寸（覆 蓋，出頭等等）約定為的倍

5、數(shù)。通常 取柵長(zhǎng)度取柵長(zhǎng)度L的的 一半一半，又稱等比例設(shè)計(jì)規(guī)則等比例設(shè)計(jì)規(guī)則。由于其規(guī)則簡(jiǎn)單，主要 適合于芯片設(shè)計(jì)新手使用，或不要求芯片面積最小， 電路特性最佳的應(yīng)用場(chǎng)合。在這類規(guī)則中，把絕大多 數(shù)尺寸規(guī)定為某一特征尺寸“”的某個(gè)倍數(shù)。與工 藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺 寸的上限以及掩膜版之間的最大套準(zhǔn)偏差。 優(yōu)點(diǎn)：版圖設(shè)計(jì)獨(dú)立于工藝和實(shí)際尺寸。 9運(yùn)用材料 設(shè)計(jì)規(guī)則的表示方法設(shè)計(jì)規(guī)則的表示方法 以以 為單位也叫做為單位也叫做“規(guī)整格式規(guī)整格式” ：把大 多數(shù)尺寸（覆蓋，出頭等等）約定為的倍數(shù)與工藝線 所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上 限以及掩膜版之間的最大套

6、準(zhǔn)偏差，一般等于柵長(zhǎng)度的 一半。 優(yōu)點(diǎn)：版圖設(shè)計(jì)獨(dú)立于工藝和實(shí)際尺寸 以微米為單位也叫做以微米為單位也叫做“自由格式自由格式” ：每個(gè)尺 寸之間沒(méi)有必然的比例關(guān)系， 提高每一尺寸的合理度； 簡(jiǎn)化度不高 。 目前一般雙極集成電路的研制和生產(chǎn)，通 常采用這類設(shè)計(jì)規(guī)則。在這類規(guī)則中，每個(gè)被規(guī)定的尺 寸之間，沒(méi)有必然的比例關(guān)系。這種方法的好處是各尺 寸可相對(duì)獨(dú)立地選擇，可以把每個(gè)尺寸定得更合理，所 以電路性能好，芯片尺寸小。缺點(diǎn)是對(duì)于一個(gè)設(shè)計(jì)級(jí)別， 就要有一整套數(shù)字，而不能按比例放大、縮小。 10運(yùn)用材料 1. 設(shè)計(jì)規(guī)則或規(guī)整格式設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則或規(guī)整格式設(shè)計(jì)規(guī)則 70年代末，Meed和Conway倡

7、導(dǎo)以無(wú)量綱的“” 為單位表示所有的幾何尺寸限制，把大多數(shù)尺寸（覆 蓋，出頭等等）約定為的倍數(shù)。通常 取柵長(zhǎng)度取柵長(zhǎng)度L的的 一半一半，又稱等比例設(shè)計(jì)規(guī)則等比例設(shè)計(jì)規(guī)則。由于其規(guī)則簡(jiǎn)單，主要 適合于芯片設(shè)計(jì)新手使用，或不要求芯片面積最小， 電路特性最佳的應(yīng)用場(chǎng)合。在這類規(guī)則中，把絕大多 數(shù)尺寸規(guī)定為某一特征尺寸“”的某個(gè)倍數(shù)。與工 藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺 寸的上限以及掩膜版之間的最大套準(zhǔn)偏差。 優(yōu)點(diǎn)：版圖設(shè)計(jì)獨(dú)立于工藝和實(shí)際尺寸。 11運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 層次層次 人們把設(shè)計(jì)過(guò)程抽象成若干易人們把設(shè)計(jì)過(guò)程抽象成若干易 于處理的概念性版圖層次，這些于

8、處理的概念性版圖層次，這些 層次代表線路轉(zhuǎn)換成硅芯片時(shí)所層次代表線路轉(zhuǎn)換成硅芯片時(shí)所 必需的掩模圖形。必需的掩模圖形。 下面以某種N阱的硅柵工藝為例分 別介紹層次的概念。 12運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 層次表示 含義 標(biāo)示圖 NWELL N阱層 Locos N+或P+有源區(qū)層 Poly 多晶硅層 Contact 接觸孔層 Metal 金屬層 Pad 焊盤鈍化層 NWELL硅柵的層次標(biāo)示 13運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 NWELL層相關(guān)的設(shè)計(jì)規(guī)則 編 號(hào)描 述尺 寸目的與作用 1.1N阱最小寬度10.0保證光刻精度和器件尺寸 1.2N阱最小間距10.0防止不同電

9、位阱間干擾 1.3N阱內(nèi)N阱覆蓋P+2.0保證N阱四周的場(chǎng)注N區(qū)環(huán)的尺寸 1.4N阱外N阱到N+距離8.0減少閂鎖效應(yīng) 14運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 N阱設(shè)計(jì)規(guī)則示意圖 15運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 P+、N+有源區(qū)相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸 目的與作用 2.1P+、N+有源區(qū)寬度3.5保證器件尺寸，減少窄溝道效 應(yīng) 2.2P+、N+有源區(qū)間距3.5減少寄生效應(yīng) 16運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 P+、N+有源區(qū)設(shè)計(jì)規(guī)則示意圖 17運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Poly相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸 目的與作用

10、 3.1多晶硅最小寬度3.0保證多晶硅線的必要電導(dǎo) 3.2多晶硅間距2.0防止多晶硅聯(lián)條 3.3與有源區(qū)最小外 間距 1.0保證溝道區(qū)尺寸 3.4多晶硅伸出有源 區(qū) 1.5保證柵長(zhǎng)及源、漏區(qū)的截?cái)?3.5與有源區(qū)最小內(nèi) 間距 3.0保證電流在整個(gè)柵寬范圍內(nèi)均勻 流動(dòng) 18運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Poly相關(guān)設(shè)計(jì)規(guī)則示意圖 19運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Contact相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸 目的與作用 4.1接觸孔大小2.0 x2.0保證與鋁布線的良好接觸 4.2接觸孔間距2.0保證良好接觸 4.3多晶硅覆蓋孔1.0防止漏電和短路 4.4有源

11、區(qū)覆蓋孔1.5防止PN結(jié)漏電和短路 4.5有源區(qū)孔到柵距離1.5防止源、漏區(qū)與柵短路 4.6多晶硅孔到有源區(qū)距 離 1.5防止源、漏區(qū)與柵短路 4.7金屬覆蓋孔1.0保證接觸，防止斷條 20運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 contact設(shè)計(jì)規(guī)則示意圖 21運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Metal相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸 目的與作用 5.1金屬寬度2.5保證鋁線的良好電導(dǎo) 5.2金屬間距2.0防止鋁條聯(lián)條 22運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Metal設(shè)計(jì)規(guī)則示意圖 23運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Pad相關(guān)的設(shè)計(jì)規(guī)則列表 編

12、號(hào)描 述尺 寸 目的與作用 6.1最小焊盤大小90封裝、邦定需要 6.2最小焊盤邊間距80防止信號(hào)之間串繞 6.3最小金屬覆蓋焊盤6.0保證良好接觸 6.4焊盤外到有源區(qū)最小距 離 25.0提高可靠性需要 24運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 Pad設(shè)計(jì)規(guī)則示意圖 25運(yùn)用材料 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 當(dāng)給定電路原理圖設(shè)計(jì)其版 圖時(shí)，必須根據(jù)所用的工藝設(shè)計(jì) 規(guī)則，時(shí)刻注意版圖同一層上以 及不同層間的圖形大小及相對(duì)位 置關(guān)系。 26運(yùn)用材料 反相器實(shí)例 參照上述的硅柵工藝設(shè)計(jì)規(guī)則，下圖以 反相器反相器（不針對(duì)具體的器件尺寸）為例給出 了對(duì)應(yīng)版圖設(shè)計(jì)中應(yīng)該考慮的部分設(shè)計(jì)規(guī)則 示

13、意圖。 對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，第一次設(shè)計(jì)對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，第一次設(shè)計(jì) 就能全面考慮各種設(shè)計(jì)規(guī)則是不可能的。就能全面考慮各種設(shè)計(jì)規(guī)則是不可能的。 為此，需要借助版圖設(shè)計(jì)工具的在線DRC 檢查功能來(lái)及時(shí)發(fā)現(xiàn)存在的問(wèn)題，具體步驟 參見(jiàn)本書(shū)第十四章。 27運(yùn)用材料 反相器實(shí)例 28運(yùn)用材料 電學(xué)設(shè)計(jì)規(guī)則電學(xué)設(shè)計(jì)規(guī)則 電學(xué)設(shè)計(jì)規(guī)則給出的是將具體的電學(xué)設(shè)計(jì)規(guī)則給出的是將具體的 工藝參數(shù)及其結(jié)果抽象出的電學(xué)工藝參數(shù)及其結(jié)果抽象出的電學(xué) 參數(shù)，是電路與系統(tǒng)設(shè)計(jì)、模擬參數(shù)，是電路與系統(tǒng)設(shè)計(jì)、模擬 的依據(jù)。的依據(jù)。 29運(yùn)用材料 電學(xué)設(shè)計(jì)規(guī)則描述 30運(yùn)用材料 電學(xué)設(shè)計(jì)規(guī)則描述 31運(yùn)用材料 電學(xué)設(shè)計(jì)規(guī)則

14、 與上述的幾何設(shè)計(jì)規(guī)則一樣，對(duì)于不同 的工藝線和工藝流程，數(shù)據(jù)的多少將有 所不同，對(duì)于不同的要求，數(shù)據(jù)的多少 也會(huì)有所差別。 32運(yùn)用材料 電學(xué)設(shè)計(jì)規(guī)則電學(xué)設(shè)計(jì)規(guī)則 如果用手工設(shè)計(jì)手工設(shè)計(jì)集成電路或單元（如標(biāo)準(zhǔn) 單元庫(kù)設(shè)計(jì)），幾何設(shè)計(jì)規(guī)則是圖形編 輯的依據(jù)，電學(xué)設(shè)計(jì)規(guī)則是分析計(jì)算的 依據(jù)。 33運(yùn)用材料 布線規(guī)則布線規(guī)則 版圖布局布線 布局布局就是將組成集成電路的各部分合理地 布置在芯片上。 布線布線就是按電路圖給出的連接關(guān)系，在版 圖上布置元器件之間、各部分之間的連接。 由于這些連線也要有一定的芯片面積，所 以在布局時(shí)就要留下必要的布線通道。 34運(yùn)用材料 布線規(guī)則布線規(guī)則 （1）電源線和地

15、線應(yīng)盡可能地避免 用擴(kuò)散區(qū)和多晶硅走線，特別 是通過(guò)較大電流的那部分電源 線和地線。 （2）禁止在一條鋁走線的長(zhǎng)信號(hào)線 下平行走過(guò)另一條用多晶硅或 擴(kuò)散區(qū)走線的長(zhǎng)信號(hào)線。 35運(yùn)用材料 布線規(guī)則布線規(guī)則 （3）壓點(diǎn)離開(kāi)芯片內(nèi)部圖形的距離 不應(yīng)少于20m，以避免芯片 鍵合時(shí)，因應(yīng)力而造成電路損 壞。 （4）布線層選擇。 36運(yùn)用材料 布線規(guī)則布線規(guī)則 37運(yùn)用材料 版圖設(shè)計(jì)及版圖驗(yàn)證版圖設(shè)計(jì)及版圖驗(yàn)證 版圖設(shè)計(jì)一般包括： 基本元器件版圖設(shè)計(jì) 布局和布線 版圖分析與檢驗(yàn) 38運(yùn)用材料 版圖設(shè)計(jì)及版圖驗(yàn)證版圖設(shè)計(jì)及版圖驗(yàn)證 版圖的構(gòu)成版圖的構(gòu)成 版圖由多種基本的幾何圖形所構(gòu)成。 常見(jiàn)的幾何圖形有：

16、矩形（rectangle） 多邊形（polygon） 等寬線(path和wire) 圓（circle） ?。╝rc）等。 39運(yùn)用材料 版圖設(shè)計(jì)及版圖驗(yàn)證版圖設(shè)計(jì)及版圖驗(yàn)證 版圖布局布線版圖布局布線 布局就是將組成集成電路的各部分 合理地布置在芯片上。布線就是按電 路圖給出的連接關(guān)系，在版圖上布置 元器件之間、各部分之間的連接。 40運(yùn)用材料 單元和單元庫(kù)的建立單元和單元庫(kù)的建立 在版圖設(shè)計(jì)階段，無(wú)論是全在版圖設(shè)計(jì)階段，無(wú)論是全 定制還是半定制版圖設(shè)計(jì)一定定制還是半定制版圖設(shè)計(jì)一定 都會(huì)用到單元或單元庫(kù)。都會(huì)用到單元或單元庫(kù)。 41運(yùn)用材料 全定制設(shè)計(jì)方法全定制設(shè)計(jì)方法 所謂全定制設(shè)計(jì)方法全定

17、制設(shè)計(jì)方法就是利用 人機(jī)交互圖形系統(tǒng)，由版圖設(shè)計(jì) 人員從每個(gè)半導(dǎo)體器件的圖形、 尺寸開(kāi)始設(shè)計(jì)，直至整個(gè)版圖的 布局布線。 42運(yùn)用材料 半定制設(shè)計(jì)方法半定制設(shè)計(jì)方法 而在標(biāo)準(zhǔn)單元設(shè)計(jì)方法中，基本的電 路單元(如非門、與非門、或非門、全加器、 D觸發(fā)器)的版圖是預(yù)先設(shè)計(jì)好的，放在 CAD工具的版圖庫(kù)中。這部分版圖不必由 設(shè)計(jì)者自行設(shè)計(jì)，所以叫半定制。所以在 半定制設(shè)計(jì)中常用到標(biāo)準(zhǔn)單元法標(biāo)準(zhǔn)單元法。 43運(yùn)用材料 標(biāo)準(zhǔn)單元庫(kù) 單元庫(kù)單元庫(kù)實(shí)際包括四種符號(hào)四種符號(hào)： 符號(hào)（符號(hào)（symbol viewsymbol view） 抽象圖（抽象圖（abstract viewabstract view） 線

18、路圖（線路圖（schematic viewschematic view） 版圖（版圖（layout view） 44運(yùn)用材料 半定制標(biāo)準(zhǔn)單元示意圖 45運(yùn)用材料 單元庫(kù)與工藝數(shù)據(jù) 每一單元庫(kù)都應(yīng)與一定的工藝數(shù)據(jù)相聯(lián)每一單元庫(kù)都應(yīng)與一定的工藝數(shù)據(jù)相聯(lián) 系，這些數(shù)據(jù)放在所謂系，這些數(shù)據(jù)放在所謂“工藝文件工藝文件 （Technology File)Technology File)”中。中。 無(wú)論建立標(biāo)準(zhǔn)單元庫(kù)還是布局布線階段， 都要用到Technology File。可以存在系 統(tǒng)中的隱含文件或任一指定文件中。根 據(jù)需要此文件也可重新命名或進(jìn)行編輯。 46運(yùn)用材料 Technology File T

19、echnology File包含定義設(shè)計(jì)所需的全 部物理信息，包括： 各層顏色、線型、顯示或繪圖設(shè)備； 單層和雙層性質(zhì)； 視圖（VIEW）及其性質(zhì)； 物理設(shè)計(jì)規(guī)則； 所有器件。包括晶體管、接觸、引腳；器件 可以通用，也可自定義（詳細(xì)內(nèi)容及操作方 法詳見(jiàn)相關(guān)軟件使用說(shuō)明）。 47運(yùn)用材料 版圖驗(yàn)證版圖驗(yàn)證 設(shè)計(jì)規(guī)則的驗(yàn)證（設(shè)計(jì)規(guī)則的驗(yàn)證（DRCDRC） 設(shè)計(jì)規(guī)則的驗(yàn)證（設(shè)計(jì)規(guī)則的驗(yàn)證（DRCDRC）由下述命令格式書(shū)寫）由下述命令格式書(shū)寫 成檢查文件：成檢查文件： 出錯(cuò)條件出錯(cuò)輸出出錯(cuò)條件出錯(cuò)輸出 在運(yùn)行過(guò)程中，如果所畫(huà)版圖出現(xiàn)符合出錯(cuò)條 件的情形，則執(zhí)行出錯(cuò)輸出。則此出錯(cuò)條件是 由設(shè)計(jì)人員按照設(shè)

20、計(jì)規(guī)則編寫的。在DRC執(zhí)行過(guò)程中， 計(jì)算機(jī)會(huì)自動(dòng)對(duì)照查驗(yàn)圖形和出錯(cuò)條件。 關(guān)于出錯(cuò)輸出語(yǔ)句，可以在其中列出出錯(cuò)單 元的名稱(Cell Name)及層次(layName)，并寫成： OUTPUT CellName layName。 48運(yùn)用材料 版圖驗(yàn)證版圖驗(yàn)證 例: （1）EXTT POLYCON DIFF LT 0.7 OUTPUT E105 44 這一句意味著當(dāng)多晶硅與擴(kuò)散區(qū)包含時(shí)，在沿寬度 方向的邊緣內(nèi)外間距小于0.7m時(shí)出錯(cuò)，其中T更 強(qiáng)調(diào)了在間距等于0時(shí)也出錯(cuò)?！俺鲥e(cuò)輸出”在指定 44層上給出單元E105一個(gè)錯(cuò)誤標(biāo)志。 （2）WIDTH CON LT 0.6 OUTPUT E53A 44 這一句意味著接觸孔寬度0.6m小于出錯(cuò)，“出錯(cuò)輸 出”在指定44層上給出單元E53A一個(gè)錯(cuò)誤標(biāo)志。 49運(yùn)用材料 版圖驗(yàn)證版圖驗(yàn)證 版圖的電學(xué)驗(yàn)證（版圖的電學(xué)驗(yàn)證（ERCERC） 除違反設(shè)計(jì)規(guī)則而造成的圖形尺寸錯(cuò)誤外， 常還會(huì)發(fā)生電學(xué)錯(cuò)誤，如電源、地、某些輸 入或輸出端的連接錯(cuò)誤。這就需要用ERC檢 驗(yàn)步驟來(lái)加以防范。 為了進(jìn)行ERC的驗(yàn)證