第7章半導(dǎo)體表面與MIS結(jié)構(gòu)2011

1、20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平1 第七章 半導(dǎo)體表面與MIS結(jié)構(gòu) 7.1 半導(dǎo)體表面與表面態(tài) 7.2 表面電場效應(yīng)與MIS結(jié)構(gòu) 7.3 MIS結(jié)構(gòu)的電容電壓特性 7.4 表面電導(dǎo)與表面遷移率 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平2 第七章 半導(dǎo)體表面與MIS結(jié)構(gòu) 7.1 半導(dǎo)體表面與表面態(tài) 7.1.1 理想一維晶體模型及其解 7.1.2 實際半導(dǎo)體表面 7.1.3 Si-SiO2系統(tǒng) 表面態(tài)會加速非平衡載流子的復(fù)合，會改變半導(dǎo)體的 功函數(shù),從而影

2、響材料和金屬-半導(dǎo)體接觸的性能。但 另一方面我們也看到，外加電壓能通過金屬-半導(dǎo)體 接觸改變半導(dǎo)體表面的電場，使表面附近的能帶發(fā)生 不同程度的彎曲。以后我們會知道，利用這樣的表面 電場效應(yīng)可以做成各種各樣的器件。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平3 7.1.1 理想一維晶體模型及其解 由于晶格的不完整性使勢場的周期性受到 破壞時,則在禁帶中產(chǎn)生附加能級。 由于晶格缺陷或吸附原子等原因也可以引 起表面態(tài),這種表面態(tài)與表面處理工藝密 切相關(guān)。 表面態(tài)對半導(dǎo)體的各種物理過程有著重要 影響,特別是對許多半導(dǎo)體器件的性能影 響更

3、大。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平4 1、理想一維晶體表面模型及其解 x0處為晶體表面； x0的區(qū)域為晶體內(nèi)部，其中有一個以a為周期隨x變化的 周期勢場V(x)； x0的區(qū)域表示晶體之外，其中的勢能V0為一常數(shù)，這相 當(dāng)于一個深度為V0的勢阱。 一維半無限晶體的周期性勢場模型 )0( 2 0 2 0 2 xEV dx d m )0()( 2 2 0 2 xExV dx d m 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平5 對能量EV0的電子 )0(

4、2 0 2 0 2 xEV dx d m )0()( 2 2 0 2 xExV dx d m V(x)作為一個周期勢場， 滿足V(x+a)=V(x)的關(guān)系。 )(2 exp)( 00 1 x EVm Ax 1.在晶體外部，電子波函數(shù)集中在x0的表面處，隨著離開表 面距離的增加，波函數(shù)按照指數(shù)形式衰減。 xkxki k eexuAx 22 12 )()( k ikk 2.在晶體內(nèi)部,一維半無限周期場中存在波數(shù)k取復(fù)數(shù)的電子狀態(tài)， 其波函數(shù)在x=0的兩邊按指數(shù)衰減。表明占據(jù)這一附加能級的電 子主要集中在x0處，即電子被局限在表面上。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)

5、電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平6 表面態(tài) 表面能級 在一維半無限周期場中存在波數(shù)k取復(fù)數(shù)的電 子狀態(tài)，其波函數(shù)在x=0的兩邊按指數(shù)衰減。 這表明占據(jù)這一附加能級的電子主要集中在x 0處，即電子被局限在表面上。因此，這種 電子狀態(tài)被稱作表面態(tài)，對應(yīng)的能級稱為表面 能級，亦稱達姆能級。 表面態(tài)的存在是肖克萊等首從實驗上發(fā)現(xiàn)的。 晶體所固有的的三維平移對稱性在表面層中受 到破壞，現(xiàn)在許多實驗觀察到在超高真空下共 價半導(dǎo)體的表面發(fā)生再構(gòu)現(xiàn)象，形成新的具有 沿表面二維平移對稱性的原子排列結(jié)構(gòu)。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子

6、工程系馬劍平7 達姆表面能級 1932年，達姆首先提出：晶體自由表面 的存在使周期性勢場在表面處發(fā)生中斷, 引起附加能級。這種能級稱為達姆表面 能級。 達姆證明了半無限Kronig-Penney模型在 一定條件下,每個表面原子在禁帶中對應(yīng) 一個表面能級。在三維晶體中仍如此,即 每個表面原子對應(yīng)禁帶中一個表面能級, 這些表面能級組成表面能帶。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平8 懸掛鍵與表面態(tài) 表面態(tài)的概念還可以從 化學(xué)鍵方面來說明。每 個表面原子由于晶格的 突然終止而存在未飽和 的懸掛鍵，與之對應(yīng)的 能態(tài)就是表面態(tài)。

7、由于懸掛鍵的存在，表面可與體內(nèi)交換電子和 空穴，從而使表面帶電。這些帶電電荷可以排 斥表面層中相同的電荷使之成為耗盡層甚至變 成反型層。 20212021年年7 7月月1 1日星期四日星期四 2 三維理想晶體的表面態(tài) 理想模型的實際意義在于證明了三維理想晶體的表面上每個原子都 會在禁帶中產(chǎn)生一個附加能級 大多數(shù)結(jié)晶半導(dǎo)體的原子密度在1022cm-3量級.按此推算,單位面積表 面的表面態(tài)數(shù)應(yīng)在1015量級. 數(shù)目如此巨大的表面能級實際已構(gòu)成了 一個能帶。 表面態(tài)本質(zhì)上與表面原子的未飽和鍵,即懸掛鍵有關(guān). 表面取向不同，其懸掛鍵的密度亦有所不同。表面態(tài)亦有施主和受 主之分。 通常將空態(tài)呈中性而被電

8、子占據(jù)后帶負電的表面態(tài)稱為受主型表面 態(tài);將空態(tài)帶正電而被電子占據(jù)后呈中性的表面態(tài)稱為施主型表面態(tài) 表面態(tài)能夠與體內(nèi)交換電子或空穴,引起半導(dǎo)體表面能帶的彎曲,產(chǎn) 生耗盡層甚至反型層.當(dāng)外加偏壓使半導(dǎo)體表面電勢發(fā)生變化時,表 面態(tài)中的電荷分布也隨之變化,即表面態(tài)隨外加偏壓的變化而充放電 20212021年年7 7月月1 1日星期四日星期四 7.1.2 實際半導(dǎo)體表面 “理想表面” 就是指表面層中原子排列的對稱性與體內(nèi)原 子完全相同，且不附著任何原子或分子。這種 理想表面實際上并不存在。 表面重構(gòu) 理想表面的懸鍵密度很高，而懸鍵的形成能又 比較大(對Si約為2eV)。所以,從能量的角度看, 表面原

9、子傾向于通過應(yīng)變, 即通過原子排列的 變通盡可能使懸鍵密度降低。表面物理學(xué)中將 這種情況稱為表面重構(gòu)。 20212021年年7 7月月1 1日星期四日星期四 Si晶體的重構(gòu)表面(a)和無重構(gòu)表面(b)模型 受降低表面自由能這個自然法則的驅(qū)使，表面重構(gòu)使 硅晶體實際表面的原子排列比理想表面復(fù)雜得多，但 帶懸鍵的原子密度大為降低; 吸附原子或分子也是自 由表面為了降低懸鍵密度、降低表面能量的一種本能 20212021年年7 7月月1 1日星期四日星期四 7.1.3 Si-SiO2系統(tǒng) 除了表面鈍化常常在Si器件表面生長或淀積 一層SiO2之外,作為產(chǎn)生場效應(yīng)的一個重要手 段，Si-SiO2系統(tǒng)還是

10、MOS(金屬-氧化物-半導(dǎo) 體)型硅場效應(yīng)器件的主要構(gòu)成元素。 一、Si-SiO2系統(tǒng)中的電荷和能量狀態(tài) 二、Si-SiO2系統(tǒng)的優(yōu)化處理 20212021年年7 7月月1 1日星期四日星期四 一、 Si-SiO2系統(tǒng)中的電荷和能量狀態(tài) 在Si-SiO2系統(tǒng)中存在著 以下四種基本形式的 電荷或能量狀態(tài)： 1、SiO2中的可動離子包 括Na+、K+、H+等 2、SiO2層中的固定表面 電荷 3、Si-SiO2界面中的界面 態(tài) 4、SiO2中的陷阱電荷 Si-SiO2系統(tǒng)中的能態(tài)和電荷 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平14

11、 1 SiO2層中的可動離子 SiO2中的可動離子包括Na+、K+、H+等， 其中Na+的存在最普遍，對器件性能的危 害也最大。Na+在SiO2中的擴散系數(shù)遠高 于其他離子，在一定的溫度和偏壓下可 在SiO2層中移動。Na+普遍存在于一般環(huán) 境中，除工藝中使用的化學(xué)試劑、器皿 和高溫器材外，人體是最主要的Na+源。 所以，在未經(jīng)嚴(yán)格控制的工藝中生成的 SiO2，其Na+的密度可達1012cm-2以上。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平15 2 SiO2層中的固定表面電荷 MOS器件中的Si-SiO2系統(tǒng)通常采用熱氧化法

12、直接由Si 表面生成。 氧化過程中，O原子通過高溫擴散由表及里逐漸與Si原子成鍵， 將SiO-Si界面向里推進。由于Si的配位數(shù)是4，在SiO2-Si界面 附近必然會存在一些具有未飽和鍵的Si原子。 這些Si原子被剩余的共價鍵固定在晶格中，在適當(dāng)?shù)臈l件下很 容易失去其未成鍵電子而電離，成為固定正電荷。 硅的氧化固然能使硅表面的一些懸鍵飽和，但在SiO2-Si界面 仍會不同程度地產(chǎn)生由硅離子形成固定正電荷。這些固定電 荷一般位于SiO2中距SiO2-Si界面20nm左右的范圍內(nèi)，不能與 界面以外的Si層交換電荷，也不容易漂移。 固定電荷密度對氧化條件、退火條件和Si單晶的晶向十分敏感， 而與氧化

13、層厚度、Si的雜質(zhì)類型和濃度以及表面勢等關(guān)系不大。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平16 氧化機理 氧化的過程是，在高溫下,Si原子首先從正常的晶格位置 上掙脫出來, 同O2發(fā)生反應(yīng)產(chǎn)生SiO2。繼續(xù)氧化時， O2 就必須穿過先前已形成的SiO2 ,再進入SiO2與Si的界面, 與 游離的Si離子反應(yīng)，形成新的SiO2 。 當(dāng)一批游離出來的Si離子在SiO2與Si的界面等候與O2發(fā)生 反應(yīng)時,若氧化過程突然終止(如氧化結(jié)束), O2停止供應(yīng). 這時爐內(nèi)的溫度依然很高,那些掙脫晶格束縛的Si離子依 然源源不斷地游離出來.

14、隨著溫度的降低,這些多余的Si離 子失去了返回的能量,留在SiO2與Si的界面,充當(dāng)了固定正 電荷的角色. 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平17 3 硅-二氧化硅界面處的快界面態(tài) Si-SiO2界面上未飽和Si原子等晶格缺陷和機械 加工損傷等直接生成了Si禁帶中準(zhǔn)連續(xù)分布的 深能級，因其位于Si-SiO2界面而稱為界面態(tài)。 當(dāng)外加電壓導(dǎo)致Si體內(nèi)載流子分布的改變時， 這些界面態(tài)能與Si快速交換載流子，因而是所 謂“快態(tài)”。稱其為“快態(tài)”是為了與存在于 SiO2外表面的電子態(tài)相區(qū)別。這些電子態(tài)由吸 附于SiO2外表面的分

15、子或原子引入，與Si交換 載流子時，因受SiO2層的阻隔，需要很長時間。 也就是說，SiO2與其氛圍之間的界面態(tài)是“慢 態(tài)”。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平18 4 二氧化硅中的陷阱電荷 由熱氧化生成的SiO2是一種能隙很寬（8.1eV）的無 定形（玻璃）材料，其禁帶中分布著較高密度的陷阱 能級。其中的空穴陷阱捕獲空穴后帶正電，釋放空穴 后保持中性狀態(tài)。當(dāng)X射線、射線或高能電子射線 等在SiO2中激發(fā)出自由的電子-空穴對時，如果不存 在電場，這些電子-空穴對會很快通過復(fù)合而消失， 不會產(chǎn)生凈電荷；如果這時恰好存在電

16、場，電子因在 SiO2中有較高遷移率而被電場掃出SiO2層，為金屬電 極或Si層吸收；空穴則因遷移率太低而被陷阱俘獲， 從而在SiO2中產(chǎn)生正的空間電荷。由于這些電荷的存 在離不開陷阱，因而稱為陷阱電荷。 20212021年年7 7月月1 1日星期四日星期四 二、 Si-SiO2系統(tǒng)的優(yōu)化處理 Si-SiO2系統(tǒng)中的界面態(tài)和各種電荷對其性能 存在很明顯的消極影響，需要盡可能降低界 面態(tài)的密度和單位面積Si-SiO2系統(tǒng)中各種電 荷的數(shù)量。 工程中通常采取的優(yōu)化Si-SiO2系統(tǒng)性質(zhì)的方 法 正確選擇Si片的晶向 采取“吸雜”措施 適當(dāng)提高干氧氧化工藝的比重 1.退火處理 20212021年年7

17、 7月月1 1日星期四日星期四 1、正確選擇Si片的晶向 1、正確選擇Si片的晶向 Si-SiO2界面態(tài)(快態(tài))和固定電荷的密度都與Si 晶體的取向有關(guān),而且都按(111)、(110)、(100) 次序遞減，即與原子面密度的大小關(guān)系一致。 因此，為了降低Si-SiO2界面態(tài)和界面附近固定 電荷的密度，在MOS器件和集成電路的生產(chǎn)中 常選用100晶向的Si單晶為原料。 20212021年年7 7月月1 1日星期四日星期四 2、采取“吸雜”措施 為了降低SiO2層中可動離子的影響，除了盡一切可能 嚴(yán)格控制、努力避免器件制造工藝過程中的Na+玷污 之外，對已經(jīng)存在于SiO2中的Na+應(yīng)設(shè)法減少其可動

18、 性。采用所謂“磷處理”工藝，在SiO2外表面生長薄 薄一層磷硅玻璃吸收Na+，是一種經(jīng)過實踐檢驗的行 之有效的方法。磷硅玻璃具有吸收SiO2中的Na+并阻 擋外界Na+玷污SiO2的雙重作用。 此外，Si3N4具有比磷硅玻璃更強的阻擋外來Na+和吸 收SiO2中已有Na+的作用。在SiO2-Si系統(tǒng)之外再淀積 一層Si3N4，做成Si3N4-SiO2-Si三層結(jié)構(gòu)，比直接用 Si3N4替換SiO2效果要好，因為Si3N4-Si界面的態(tài)密度 更高。 20212021年年7 7月月1 1日星期四日星期四 3、適當(dāng)提高干氧氧化工藝的比重 氧化過程中，在氧氣進入高溫氧化爐前令其從 純水中穿過的做法叫

19、濕氧氧化，令其從分子篩 經(jīng)過而脫水的做法叫干氧氧化。濕氧氧化的氧 化速率高，但生長的SiO2致密性差；干氧氧化 的氧化速率較低但生長的SiO2致密性好，固定 電荷密度低。工程上常常采取干、濕氧化交替 進行的方法兼顧氧化速率和氧化膜的質(zhì)量。因 此，適當(dāng)增加干氧氧化的時間比例、降低SiO2 的生長速率，可以降低固定電荷密度。 20212021年年7 7月月1 1日星期四日星期四 4、退火處理 將已經(jīng)形成的Si- SiO2系統(tǒng)在400450的氫或 含氫氮氣氛中退火，用H原子去飽和Si- SiO2界 面中的懸掛鍵；或在較高溫度下的惰性氣體中 退火，通過硅原子位置的微調(diào)使相鄰的懸掛鍵 相互飽和，都可使界

20、面態(tài)和固定電荷的密度明 顯降低。 20212021年年7 7月月1 1日星期四日星期四 7.2 表面電場效應(yīng)與MIS結(jié)構(gòu) 7.2.1 表面電場的產(chǎn)生與應(yīng)用 7.2.2 理想MIS結(jié)構(gòu)及其表面電場效應(yīng) 7.2.3 理想MIS結(jié)構(gòu)的空間電荷層與表面勢 20212021年年7 7月月1 1日星期四日星期四 7.2.1 表面電場的產(chǎn)生與應(yīng)用 在半導(dǎo)體技術(shù)中最常見的方法有兩種 一種是利用肖特基勢壘型金屬半導(dǎo)體(MES) 結(jié)構(gòu),另一種就是MIS結(jié)構(gòu).在金屬和半導(dǎo)體間 施加電壓，即可在半導(dǎo)體表面層中產(chǎn)生垂直 于表面的電場。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安

21、理工大學(xué)電子工程系馬劍平26 7.2.1 表面電場的產(chǎn)生與應(yīng)用 一、理想MIS結(jié)構(gòu)： 金屬與半導(dǎo)體功函數(shù)相同； 絕緣層內(nèi)無任何電荷且完全不導(dǎo) 電； 絕緣體與半導(dǎo)體界面處不存在任 何界面態(tài)。 在金屬中，自由電子密度很高，充電 電荷基本分布在一個表面原子層的厚 度范圍之內(nèi)；而在半導(dǎo)體中，由于自 由載流子密度要低得多，電荷必須分 布在具有一定厚度的表面層內(nèi)，這個 帶電的表面層稱作空間電荷區(qū)?？臻g 電荷層兩端的電勢差稱為表面勢Vs， 規(guī)定正值表示表面電勢高于體內(nèi)電勢 Silicon substrate OxideOxide gate Gate M I S + - 20212021年年7 7月月1 1日

22、星期四日星期四 半導(dǎo)體表面感應(yīng)電荷的產(chǎn)生 當(dāng)一個導(dǎo)體靠近一個帶電體時，在導(dǎo)體表面會 產(chǎn)生符號相反的感應(yīng)電荷。感生電荷效應(yīng)在半 導(dǎo)體表面問題中起著十分重要的作用。 由于金屬中自由電子的態(tài)密度很高，感生電荷 基本上分布在表面附近一個原子層的厚度內(nèi)； 而在半導(dǎo)體中,由于自由載流子的態(tài)密度比金 屬低得多,電荷必須分布在表面附近一定厚度 的范圍內(nèi).這個帶電的表面層跟肖特基勢壘接 觸的半導(dǎo)體表面層一樣,也被稱作空間電荷區(qū) 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平28 反偏置下-多子積累 M I S + - + + + + + - - -

23、- - - - - - - - - - + + - - - - xxd (x) 0 + - + - + - + - + - + - + - Ev Ec EF Ei 越靠近費米能級濃度越高 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平29 正偏置下-多子耗盡 M I S + - - - - - - - - - - - - - + + + + + + + x xd (x) 0 + + + + + - + - + - + - + - + - + - Ev Ec EF Ei Ei=EF時，導(dǎo)帶電子濃 度等于價帶空穴濃度. 價帶頂離費米能級

24、越 遠，空穴濃度越低 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平30 正偏置電壓較大時-少子反型 M I S - - - - - - - - - - - - + - + - + - + - + - + - + -+ + + + + + + + - + - x xdm 0 + + + + - - (x) Ev Ec EF Ei 導(dǎo)帶底離費米能級越 近，電子濃度越高 20212021年年7 7月月1 1日星期四日星期四 MIS結(jié)構(gòu)產(chǎn)生感生電荷的四種情況 感應(yīng)電荷的產(chǎn)生使半導(dǎo)體表面出現(xiàn)電場; 半導(dǎo)體表面出現(xiàn)電場,而體內(nèi)保持電中性; 半

25、導(dǎo)體表面相對于體內(nèi)有電勢差,能帶在表面層 內(nèi)發(fā)生彎曲。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平32 表面電場效應(yīng) 20212021年年7 7月月1 1日星期四日星期四 7.2.3 理想MIS結(jié)構(gòu)的空間電荷層與表面勢 一、表面耗盡層與表面勢 按照突變結(jié)耗盡層近似法 耗盡層中沿x方向的電場強度 0 )( )( qNxx x Ad E 0 2 2 1 )()()( xxqN dxxxVxV dA x x d d E 半導(dǎo)體內(nèi)部電勢為0, V(xd)=0 0 dA S qxN E 20212021年年7 7月月1 1日星期四日星期四

26、 表面勢與耗盡層寬度隨UG的變化而變化 在MIS結(jié)構(gòu)中，耗盡層受電壓UG的控制，表面勢Vs和耗盡層厚 度xd都是電壓UG的函數(shù)。因為UG降落在金屬電極和半導(dǎo)體內(nèi) 部之間，可以看成是絕緣層上的電勢差Vi和半導(dǎo)體耗盡層上的 電勢差Vs之和。 在絕緣層電場均勻的前提下,若其強度為Ei，絕緣層厚度為di， 則Vi=Eidi。按照電位移連續(xù)性原理,在絕緣層與半導(dǎo)體的界面, 即x=0處應(yīng)有iEi=ES。這里，i是絕緣層的介電常數(shù)。于是， i i dA i d qxN V 0 S i dA SiG V C qxN VVU 1 2 1 2 2 0 02/1 V UV V G S 1 2 1 0 0 V U C

27、 x G i d 表面勢與耗盡層寬度隨UG的變化而變化，同時引起半導(dǎo)體表面 感應(yīng)電荷密度的相應(yīng)變化 0 2 0 V C qN i A 20212021年年7 7月月1 1日星期四日星期四 二、不同UG下的表面空間電荷層與表面勢 外加電壓因其極性和高低的不同,不僅會在MIS 結(jié)構(gòu)的半導(dǎo)體表面形成耗盡層，也會形成令多 數(shù)載流子密度升高的載流子累積層和令少子密 度升高并最終變?yōu)槎嘧拥姆葱蛯印?由p型半導(dǎo)體構(gòu)成的理想MIS結(jié)構(gòu)在各種UG下的空間電荷分布和能帶圖 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平36 1)、多數(shù)載流子堆積 取半導(dǎo)

28、體內(nèi)部電勢為零 V(x) x 0 xd 0)( ) 0 ( V VV s 表明能帶略有彎曲就會引起表面空穴密度相對體內(nèi) 明顯升高，而且電荷增量集中于表面。 Ev Ec EF Ei )exp()exp( 0 kT Vq P kT VqEE NP SSVF VS 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平37 表面層因空穴的退出而帶負電，電荷密度基本上等于 電離受主雜質(zhì)濃度。 2)、多數(shù)載流子耗盡 2/ 1 0 2 A Ss d qN V x 2/1 0 )2( SAsdAS VqNxqNQ 0 2 2 s dA S xqN V E

29、v Ec EF Ei )exp() )( exp( 0V kT qV p kT qVEE Np SSVF S 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平38 耗盡層近似 假設(shè)空間電荷層的空穴都已全部耗盡，電荷全由已電離的受主雜 質(zhì)構(gòu)成。半導(dǎo)體均勻摻雜，則空間電荷層的電荷密度(x)=-qNA 2 0 2 xx qN V d A 0 2 2 )( A qN x xV 0)( d xE 0)( d xV sAdAs VNqxqNQ 0 2 A S d qN V x 0 2 2/100 ) 2 ( S A d S V qN x C 0

30、2 2 dA S xqN V 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平39 以Eis和Ei分別表示半導(dǎo)體表面和半導(dǎo)體體內(nèi)的本征費米 能級，臨界反型時表面處的電子密度: 3)、少子變多子的反型狀態(tài) 表面電子密度nS隨著VS的增大而升高， 子在表面附近的密度將開始超過空穴 而成為多數(shù)載流子，即形成反型層 以nS=ni作為臨界反型狀態(tài)的表征: 反型的臨界條件 在表面反型層與半導(dǎo)體內(nèi)層之間還夾著一個多數(shù)載流子的耗盡層, 因而此時的半導(dǎo)體空間電荷層由耗盡層中的電離受主和反型層中 的電子兩種負電荷組成。 )exp()exp() )( ex

31、p()exp( 0 2 0 kT qV p n kT qV n kT qVEE n kT EE nn SiSSiF i isF iS BFiS qVEEqV 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平40 4) (臨界)強反型 當(dāng)nS隨著VS的增大使得表面電子的密度升高到等于體內(nèi)空穴的密 度,即nSp0時，半導(dǎo)體表面進入臨界強反型狀態(tài)，對應(yīng)于Vs=2VB 時的狀態(tài)，對應(yīng)的金屬板上所加電壓UG習(xí)慣上稱為開啟電壓VT。 A B i N Tk qV np 0 0 exp 2 1 0 4 BArss VqNQ i A Bs n N n

32、q Tk VV 0 22 一旦強反型后，如果能帶稍微進一步彎曲，反型載流子的密度就 會隨著qVS 的上升而急劇增大，對外電場的屏蔽主要依靠反型層中 累積的電子，耗盡層寬度和空間電荷的密度都達到其極大值xd,max 和QA,max。 2/1 2 0 2/1 0 max, )ln( 44 i A AA B d n N Nq kT qN V x Ev Ec EF Ei 20212021年年7 7月月1 1日星期四日星期四 強反型條件下的xd,max與NA (ND)的關(guān)系 圖中可見，對于硅，在10141017cm-3的摻雜濃度范圍內(nèi), xd,max在幾個微米到 零點幾微米間變動。但反型層要薄得多，通常

33、只有110nm左右。與pn結(jié)耗 盡層不同, 表面耗盡層的厚度達到最大值xd,max后便基本不再增加。 20212021年年7 7月月1 1日星期四日星期四 三、MIS結(jié)構(gòu)CV特性的多變性 MIS結(jié)構(gòu)的電容不僅是電壓的函數(shù),也是電壓變化頻率的函數(shù). 事實上 ,不僅電壓頻率對強反型狀態(tài)下的CS有影響，而且除多 子累積以外的所有狀態(tài)下的C-V特性都有頻率相關(guān)性 。 只要CS在MIS電容串連組合中的作用不可忽略，MIS電容對頻 率的依賴就客觀存在。這說明頻率依賴是由CS引起的。 CS的作用主要體現(xiàn)在耗盡層中，耗盡層電容不起作用時，MIS 電容就等同于絕緣層電容，即C/Ci=1。所以，C/Ci對頻率的依

34、 賴實際上就是耗盡層電容對頻率的依賴，因為耗盡層中載流 子的產(chǎn)生與復(fù)合正是CS充放電的物理根源。 即便在反型層已經(jīng)形成的情況下，反型層電荷的充放同樣受 耗盡層電子空穴對的產(chǎn)生與復(fù)合的影響，耗盡層每產(chǎn)生一個 電子空穴對，就會有一個電子流向反型層。因此，反型層的 充放電需要耗盡層的輔助，這個過程更需要一定時間，CV 特性也因此對電壓信號的頻率非常敏感。 20212021年年7 7月月1 1日星期四日星期四 7.3 MIS結(jié)構(gòu)的電容電壓特性 7.3.1 理想MIS結(jié)構(gòu)的電容電壓特性 7.3.2 實際MIS結(jié)構(gòu)的電容電壓特性 20212021年年7 7月月1 1日星期四日星期四 7.3 MIS結(jié)構(gòu)的電

35、容電壓特性 7.3.1 理想MIS結(jié)構(gòu)的電容電壓特性 一、理想MIS結(jié)構(gòu)的電壓分配及其電容 1、電壓分配 2、等效電容 二、理想MIS結(jié)構(gòu)各狀態(tài)下的電容電壓特性 1、多子累積狀態(tài) 2、平帶狀態(tài) 3、耗盡狀態(tài) 4、強反型狀態(tài) 1) 低頻狀態(tài) 2) 高頻狀態(tài) 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平45 一、理想MIS結(jié)構(gòu)的電容電壓特性 UG=V0+Vs 0 00 0 d C r M I S + - UG d0 - - - - - - - - - - - - + + + + + + + + - + - + - + - + - +

36、- + - QMQs s s G V C Q V 0 0 0 000 d Q dEV ro M sM QQ G M dV dQ C s s s dV dQ C M UG C0 Cs 絕緣層電容C0在結(jié)構(gòu)參數(shù)確定之后是一 常數(shù)，因而常用歸一化等效比電容C /C0 來討論MIS結(jié)構(gòu)的電容電壓關(guān)系: s C C C C 0 0 1 1 s CCC 111 0 20212021年年7 7月月1 1日星期四日星期四 理想MIS結(jié)構(gòu)的充放電 當(dāng)UG0，但不足以使半導(dǎo)體表面反型時，空間電荷區(qū)處于耗盡狀態(tài)，電容器CS的充放電反映在耗盡層厚度的 變化上. 當(dāng)偏壓UG超過閾值并增大到使表面勢VS2VB時，半導(dǎo)體表

37、面進入強反型層狀態(tài),大量電子聚集在半導(dǎo)體表面 , UG的變化只能引起反型層中電荷的增減，即充放電主要在表面反型層中進行 ,耗盡層空間電荷對MIS電容的 貢獻完全被表面反型層屏蔽掉.由于低頻信號變化較慢載流子的產(chǎn)生-復(fù)合過程也就有足夠的時間向?qū)У滋?供足夠數(shù)量的電子，使半導(dǎo)體表面維持在強反型狀態(tài) ， 當(dāng)UG頻率極高 ,反型層中電子的產(chǎn)生遠遠滿足不了形成強反型層對電荷量的需要 ,電壓增量引起的電荷增量仍 須通過耗盡層的擴展來提供, 耗盡層展寬達到深耗盡狀態(tài)下的最大值. 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平47 1 偏壓UG為

38、負值-多子堆積狀態(tài) 1 0 C C 整個半導(dǎo)體相當(dāng)于平板電容器的一個板， 電荷聚集在絕緣層的兩邊，MIS結(jié)構(gòu)的 總電容也就等于絕緣層的電容C0。 但是，隨著反向電壓UG的減小,累積空穴越來越少，CS逐漸減小， 在串連電容器中的作用不容忽略，因而歸一化電容開始縮小。 M UG C0 Cs s CCC 111 0 二、理想MIS結(jié)構(gòu)各狀態(tài)下的電容電壓特性 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平48 2 平帶狀態(tài)-平帶電容CSFB 當(dāng)金屬板上的負偏壓逐漸減小并趨于零時，半導(dǎo)體表面勢VS也趨于零，表面能 帶由彎曲逐漸趨于平直。外加電

39、壓UG=0時稱作平帶狀態(tài)，理想MIS結(jié)構(gòu)的表面 勢VS0，半導(dǎo)體表面能帶不發(fā)生彎曲，MIS系統(tǒng)進入平帶狀態(tài)。但這并不意味 著半導(dǎo)體表面空間電荷層電容CS為零，UG0時的歸一化電容不等于1正暗含著 這個事實。實際上，半導(dǎo)體表面在平帶狀態(tài)下仍有一定深度的電荷分布。作為 一種微分電容，平帶狀態(tài)下的半導(dǎo)體表面空間電荷層電容CSFB需要從表面電荷 QS在UG趨于零的情況下隨電壓變化的情況來確定。 ) )( exp()( 0 kT xqV pxp 在半導(dǎo)體表面存在表面勢的情況下,表面層中空穴的分布 表面勢的變化將引起表面累積電荷密度的變化，對于qV(x)/kT0，但不足以使半導(dǎo)體表面反型時，空間電荷區(qū)處于

40、耗盡狀 態(tài)，電容器CS的充放電反映在耗盡層厚度的變化上,耗盡層電容CS 可用耗盡層近似理論求得 2/1 00 ) 2 ( S A d S V qN x C 00 2 2 22 V V qN CV C C S A iS S i 2/1 0 ) 2 1 ( V U C C G i 耗盡狀態(tài)下歸一化等效比 電容隨UG變化的方程式 在耗盡狀態(tài)下，C/Ci 隨UG升高而減小。 這是因為耗盡層隨偏壓UG升高而展 寬，而耗盡層越寬，耗盡層電容CS越小，C/Ci也越小，直到耗盡層展寬到極 大值xd,max時，C/Ci下降到極小值Cmin/Ci。 0 2 0 V C qN i A 20212021年年7 7月月

41、1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平50 4 偏壓UG為大正值-強反型狀態(tài) 2 1 0 0 2 1 00 0 0 2 exp p s D rss p p D rs s p n LTk qV p n L C i A A dm n N q Tk qN xln2 2 00 低頻狀態(tài): 當(dāng)外加電壓增大到使表面勢VS2VB時，由前面的討論知道，這 時耗盡層寬度保持在極大值xdmax，而在表面出現(xiàn)強反型層。這 樣，充放電就主要在表面反型層中進行，跟UG0時的多子累積 狀態(tài)一樣，電荷聚集在絕緣層的兩邊，MIS結(jié)構(gòu)的總電容又上 升到與絕緣層電容C0相等。 M UG C

42、0 Cs 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平51 在金屬和半導(dǎo)體之間加一脈沖階躍或高頻正弦波形成 的正電壓，在UG的正向作用周期內(nèi), 由于空間電荷層 內(nèi)的少數(shù)載流子的產(chǎn)生速率跟不上電壓周期的變化， 耗盡層中產(chǎn)生的電子空穴對遠遠滿足不了形成強反 型層對電荷量的需要, 即使UG已超過VT，也沒有足夠 的少子在正向作用周期內(nèi)使得半導(dǎo)體表面形成強反型 層，只有耗盡層進一步向半導(dǎo)體內(nèi)深處延伸而產(chǎn)生大 量的受主負電荷以滿足電中性要求，這時對半導(dǎo)體體 內(nèi)起電場屏蔽作用的仍然是耗盡層，耗盡層的進一步 擴展使得C/C0繼續(xù)下降，因此這種情

43、況下時耗盡層的 寬度很大，可遠大于強反型時的最大耗盡層寬度，且 其寬度隨電壓UG幅度的增大而增大，這種狀態(tài)成為 深耗盡狀態(tài)。 高頻狀態(tài): 20212021年年7 7月月1 1日星期四日星期四 Cmin/Ci 的測試及其應(yīng)用 在高頻信號電壓的作用下，由于反型層中來不及產(chǎn)生相應(yīng)的 電量變化，半導(dǎo)體表面空間電荷區(qū)只能在其耗盡層末端產(chǎn)生 一個由電離受主構(gòu)成的負電荷增量dQS與金屬表面的等量正電 荷增量dQG保持平衡。 1max, min )1 ( i di i d x C C 1 0 min )ln( 2 1 i A Ai i i n N N kT dqC C 高頻條件下理想MIS結(jié)構(gòu)Cmin/Ci與

44、di的關(guān)系 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平53 5) 深耗盡 深耗盡狀態(tài)是一種非平衡狀態(tài)，當(dāng)已超過VT的UG能夠 保持適當(dāng)長的時間，即頻率適當(dāng)高，則耗盡層中少子 的產(chǎn)生就能為半導(dǎo)體表面提供足夠多的反型載流子從 而建立起反型層，反型層對外場的屏蔽作用，使得耗 盡層不再展寬。但由于電壓變化仍較快，耗盡層中的 產(chǎn)生與復(fù)合跟不上電壓的變化，亦即反型載流子的數(shù) 量不能隨高頻信號而變。這時，反型電子對電容就沒 有貢獻，MIS結(jié)構(gòu)的電容仍由耗盡層電荷變化決定。 設(shè)頻率適當(dāng)高時與強反型對應(yīng)的最大耗盡層寬度為 xdmax，相應(yīng)的歸一化

45、電容最小值為Cmin/Ci， Cmin/Ci 比低頻狀態(tài)下的Cmin/Ci小，且不隨UG變化，如圖中的 GH段所示。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平54 6) 深耗盡非平衡態(tài) 深耗盡狀態(tài)是一種非平衡態(tài)，必然要向平衡反型狀態(tài)過度。 開始時，表面層處于深耗盡狀態(tài)，由于深耗盡層中少子濃 度很低，近似為零，故少子的產(chǎn)生率將大于復(fù)合率，所產(chǎn) 生的電子-空穴對在層內(nèi)電場的作用下，電子向表面運動而 形成反型層，空穴向體內(nèi)運動與耗盡層邊緣的電離受主負 電荷中和而使耗盡層減薄。最終反型層中的電子逐漸積累 而耗盡層寬度逐漸減薄過度到平衡

46、反型態(tài)。耗盡層的寬度 也從深耗盡狀態(tài)開始時的最大值逐漸減小到強反型的最大 耗盡層寬度xdm。 因此，反型層的建立并不是一個很快的過程，從初始的深 耗盡狀態(tài)過度到熱平衡反型層狀態(tài)的時間用熱馳豫時間表 示。其當(dāng)然與少子的產(chǎn)生率、少子的壽命以及摻雜濃度有 關(guān)。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平55 半導(dǎo)體表面雜質(zhì)濃度的測量 當(dāng)溫度一定時，Cmin/C0為絕緣層厚度d0及襯底摻雜濃度NA的函 數(shù)。當(dāng)d0一定時，NA越大， Cmin/C0就越大。利用這一原理，可 以測定絕緣層下半導(dǎo)體表面層中的雜質(zhì)濃度，對于熱氧化引起 硅表面的雜

47、質(zhì)再分布顯得更為優(yōu)越。 0 0 0 d C 設(shè)頻率適當(dāng)高時與強反型對應(yīng)的最大耗盡層寬度為設(shè)頻率適當(dāng)高時與強反型對應(yīng)的最大耗盡層寬度為xd,max，相應(yīng)，相應(yīng) 的歸一化電容最小值為的歸一化電容最小值為Cmin/C0: 1 0 0 0 0 min )ln( 2 1 i A A rs rs r n N N kT dqC C max, 0 d s x C 2 1 2 00 max, ln 4 i A A d n N Nq Tk x 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平56 Couple Charge Device( CCD ) 深

48、耗盡狀態(tài)是在實際中經(jīng)常遇到的一種較重要的狀態(tài)。電荷耦 合器件CCD就是工作在表面深耗盡狀態(tài)的一種常用器件。 設(shè)耗盡層內(nèi)電子的產(chǎn)生率為G，壽命為,則少子產(chǎn)生率G=ni /(2),從初始的深耗盡狀態(tài)過渡到熱平衡反型層所經(jīng)歷的時間稱 熱馳豫時間th，在th內(nèi)產(chǎn)生的少子濃度為NA s n N n N i A i A th 20 6545 1010 101010102 2 2 CCD器件中電荷包從開始的勢阱轉(zhuǎn)移到最后的的勢阱就是在 熱馳豫時間th內(nèi)完成的。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平57 CCD的工作原理 電荷包的注入方式

49、： 光注入：光束直接照射P型Si-CCD襯底，分為正面 照射與背面照射兩種。 電注入：當(dāng)CCD用于信息存儲或信息處理時，通 過輸入端的輸入二極管和輸入柵極，把與信號成 正比的電荷注入到相應(yīng)的勢阱中。 CCD工作過程： 先將半導(dǎo)體產(chǎn)生的（與照度分布相對應(yīng)）信號電荷注入 到勢阱中，再通過內(nèi)部驅(qū)動脈沖控制勢阱的深淺，使 信號電荷沿溝道朝一定的方向轉(zhuǎn)移，最后經(jīng)輸出電路 形成一維時序信號。 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平58 CCD：將電荷包從一個勢阱轉(zhuǎn)入相鄰的深勢阱 三相CCD中電荷包的轉(zhuǎn)移過程 20212021年年7 7月

50、月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平59 Comparison of the theoretical low frequency capacitance (solid line) and the experimental data (open squares) obtained in the dark. Fitting parameters are ND-NA = 3.95 x 1015 cm-3 and tox = 80 nm. 實例-n型半導(dǎo)體MIS結(jié)構(gòu)C-U特性 20212021年年7 7月月1 1日星期四日星期四 7.3.2 實際MIS結(jié)構(gòu)的

51、電容電壓特性 一、功函數(shù)差對MIS結(jié)構(gòu)電容電壓特性的影響 二、絕緣層電荷對MIS結(jié)構(gòu)C-U特性的影響 三、實際MIS結(jié)構(gòu)的平帶電壓和特性 四、多晶硅柵MOS 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平61 一、功函數(shù)差對MIS結(jié)構(gòu)電容電壓特性的影響 由于p型硅的功函數(shù)WS一般比鋁的功函數(shù)WM大,當(dāng)二者通過SiO2連接成一個MIS系統(tǒng) 時,為使費米能級一致,硅的費米能級要向上提,直至與金屬費米能級相平而達到平衡。 為了恢復(fù)平帶狀態(tài), 必須在金屬和半導(dǎo)體之間施加一個恢復(fù)電壓以彌補因功函數(shù)差而 造成的能帶彎曲, 稱之為平帶電壓VFB，

52、對應(yīng)于qVFB =W。因此,原來的平帶點由UG=0 處平移到UG= VFB處。也就是說，理想MIS結(jié)構(gòu)的C-U特性曲線平行于電壓軸平移了 一段距離VFB。 q WW VU SM MSFB 功函數(shù)差對MIS結(jié)構(gòu)電勢分布的影響 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平62 二、絕緣層電荷對MIS結(jié)構(gòu)C-U特性的影響 一般在MIS結(jié)構(gòu)的絕緣層中總是或多或少地存在著電荷. 設(shè)在絕緣層中距離金屬表面x的地方存在一電量為Q的薄層電荷，在無外加 電壓時，這薄層電荷將分別在金屬表面和半導(dǎo)體表面層中感應(yīng)出總量相等 的負電荷.由于這些電荷的存在，

53、在半導(dǎo)體表面空間電荷層內(nèi)將有電場產(chǎn) 生，能帶將發(fā)生彎曲。為了恢復(fù)平帶狀態(tài)，同樣須在金屬板上加一定的電 壓。如果絕緣層的電荷可以移動, 則VFB必將隨之改變，引起C-U曲線的移 動。 由絕緣層正電荷在半導(dǎo)體表面感應(yīng)出的負電荷， 對p型半導(dǎo)體則為耗盡層 .因此，絕緣層正電 荷的作用猶如在金屬電極上加了一個正電壓。 對用p型半導(dǎo)體構(gòu)成的MIS結(jié)構(gòu)，絕緣層正電 荷使半導(dǎo)體表層的能帶向下彎曲。 20212021年年7 7月月1 1日星期四日星期四 求解平帶電壓 要想恢復(fù)到平帶狀態(tài)，就須在金屬板上加一負電壓，引入更多負電荷，使其 電荷面密度正好等于絕緣層中正電荷的面密度Q 這樣，由絕緣層正電荷發(fā)出的電力線

54、將完全被吸引到金屬表面，電場集中在 金屬表面與薄層電荷之間,不再有電力線進入半導(dǎo)體,半導(dǎo)體內(nèi)就沒有電場存在 ，表面能帶就會恢復(fù)到平帶狀態(tài). 這種情況下的金屬表面與薄層電荷之間的部分視為一個平行板電容器，其極 間距為x，比電容Cx=i0/x，極間電壓即為平帶電壓UFB . iiiiiix FB Cd xQ dd xQ x Q C Q U / 00 dx Cd xx dV ii FB )( dx d x x C U i d FB i)(1 0 絕緣層中存在的電荷 是某種體電荷分布時 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平64 三

55、、實際MIS結(jié)構(gòu)的平帶電壓和特性 MIS結(jié)構(gòu)在金-半功函數(shù)差和絕緣層電荷兩種因素都存在時的平帶電壓 一個實際MIS系統(tǒng)的平帶電壓可根據(jù) 平帶電容來確定。為此，首先測量并 繪制該MIS的C-V曲線,然后根據(jù)絕緣 層電容Ci和半導(dǎo)體熱平衡載流子濃度 p0的測量值 ,計算出平帶電容CFB，在 C-V曲線圖的電容軸上定出CFB的坐標(biāo), 由此坐標(biāo)點引水平線與C-V曲線相交, 此交點的橫坐標(biāo)就是平帶電壓。 P - - - - - - - - - - - - - - + + + + + + + + x dx d x x C VU i d msFB O)(1 0 由平帶電容確定平帶電壓 20212021年年7

56、 7月月1 1日星期四日星期四 實際MIS結(jié)構(gòu)的特性描述 對理想MIS結(jié)構(gòu)導(dǎo)出的所有公式，只要將其中的UG替 換為(UG-UFB) 則全部適用。稱( UG-UFB )為有效柵壓 S i S FBG V C Q UU 強反型條件VS=2VB，即得實際MIS結(jié)構(gòu)的開啟電壓 TFBB i S FBT UUV C Q UU2 實際MIS結(jié)構(gòu)的歸一化耗盡層電容 2/1 0 )(2 1 V UU C C FBG i 常數(shù) V0=0qNA/Ci2 20212021年年7 7月月1 1日星期四日星期四 四、多晶硅柵MOS 在集成電路中，MOS器件的金屬柵用重摻雜多晶硅 代替，稱為多晶硅柵或硅柵。采用多晶硅柵的

57、好處之 一是其功函數(shù)可以通過摻雜來調(diào)節(jié)，有助于通過平帶 電壓的改變調(diào)整MOS器件的開啟電壓 20212021年年7 7月月1 1日星期四日星期四 多晶硅柵MIS結(jié)構(gòu)的電容 硅柵與金屬柵的另一不同之處在于柵電壓也會令其產(chǎn)生表面電場和能帶彎 曲。不過，由于多晶硅柵摻雜濃度較高，其耗盡層較窄，因而比電容較大 。但在UG較高時，其耗盡層也會擴展。 由于多晶硅耗盡層電容是硅柵MOS總電容中的一個串聯(lián)分量，當(dāng)其值Cp因 Qp增大而下降時，MOS電容即隨UG的升高而下降，與硅耗盡層所起的作 用相似。當(dāng)UG絕對值較高時，多晶硅耗盡層的寬度也將達到其最大寬度, 耗盡層電容出現(xiàn)極小值，但這極小值比同等情況下鋁柵M

58、OS結(jié)構(gòu)的電容極 小值更小。 Sip sip G CCCdQ VVVd dQ dV C 1111 p pp p p p p p p Q qN qN Q x C 000 Sipp p CCqN Q C 111 0 多晶硅柵MIS電容 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平68 例題 如圖所示理想MOSFET，當(dāng)襯底表面臨界反型時柵極上的電壓稱為閾值電壓。 設(shè)襯底為p型，摻雜濃度為NA。試求閾值電壓VT的表達式。 Tk qV nn B ip 0 0 exp P-Si Ev Ec EF Ei qVB qVB Tk qV np B

59、ip 0 0 exp VG=V0+Vs A iArsA i As ssT Nq nNTk C qN n N q Tk C Q VVVV 2 00 0 0 0 0 ln4 ln2 dAs xqNQ Bs VV2 i A B n N q Tk Vln 0 s A rs d V qN x 0 2 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平69 例 MOS結(jié)構(gòu)開啟電壓 用NA=1016cm-3的p-Si制成一個無功函數(shù)差的 MOSFET，其SiO2層厚0.2m， 求:(1) 無界面電荷時的開啟電壓; (2) Si-SiO2界面上有一層恰

60、使硅表面在UG=0時 進入本征態(tài)的固定正電荷時的開啟電壓 20212021年年7 7月月1 1日星期四日星期四西安理工大學(xué)電子工程系馬劍平西安理工大學(xué)電子工程系馬劍平70 (1) 理想情況下MOS結(jié)構(gòu)開啟電壓 B A iA i A B i s T V Nq nNkT C qN V C Q U2 ln4 2 2 0 )V(347. 0 105 . 1 10 ln0259. 0)ln( 10 16 i A B n N q kT V )F/cm(1072. 1 102 . 0 9 . 31085. 8 28 4 14 SiO0 2 i i d C )V(347. 0 105 . 1 10 ln025