計(jì)算機(jī)組成原理試題及答案全

1、試題一答案：計(jì)算機(jī)組成原理試題三答案二、名詞解釋(8分)1微程序控制答：采用與存儲(chǔ)程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。2存儲(chǔ)器帶寬答：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。3RISC答：RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡(jiǎn)化處理器設(shè)計(jì)，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。4中斷隱指令及功能答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、

2、簡(jiǎn)答（18分）1答：總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段： 申請(qǐng)分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者； 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊； 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2答：（1）若Cache采用直接相聯(lián)映像：字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。Cache中含有256個(gè)字塊，所以字塊地址位數(shù)c=8。主存

3、容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=6。（2）若Cache采用四路組相聯(lián)映像，字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。每組含有四個(gè)字塊，每組含256個(gè)字節(jié)。Cache中含有64個(gè)字塊，所以組地址位數(shù)q=6。主存容量為1M字節(jié)，總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=8。3答：設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 04答：（1）指令字長(zhǎng)16位，操作碼為7位，尋址特征位2位，地址碼7位；（2）-6463；（3）216；（4）

4、216四、（6分）答：被加數(shù)為0,101;0.100100，x補(bǔ) = 00,101; 00.100100加數(shù)為0,100;1.010100，y補(bǔ) = 00,100; 11.010100（1）對(duì)階：j補(bǔ) = jx補(bǔ)- jy補(bǔ) = 00,101 + 11,100 = 00,001即j = 1，則y的尾數(shù)向右移一位，階碼相應(yīng)加1，即y補(bǔ)= 00,101; 11.101010 求和 += +Sy補(bǔ) = 00.100100 + 11.101010 = 00.001110即 x+y補(bǔ) = 00,101; 00.001110尾數(shù)出現(xiàn)“00.0”，需左規(guī)。 規(guī)格化 左規(guī)后得 x+y補(bǔ) = 00,011; 00

5、.111000x+y補(bǔ) = 00,111; 00.111000五、（8分）答：DMA方式接口電路的基本組成框圖如下：以數(shù)據(jù)輸入為例，具體操作如下： 從設(shè)備讀入一個(gè)字到 DMA 的數(shù)據(jù)緩沖寄存器 BR 中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O 設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）； 設(shè)備向DMA接口發(fā)請(qǐng)求（DREQ）； DMA接口向CPU申請(qǐng)總線控制權(quán)（HRQ）； CPU發(fā)回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMA接口； 將DMA主存地址寄存器中的主存地址送地址總線； 通知設(shè)備已被授予一個(gè) DMA 周期（DACK），并為交換下一個(gè)字做準(zhǔn)備； 將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)

6、總線； 命令存儲(chǔ)器作寫操作； 修改主存地址和字計(jì)數(shù)值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束六、（10分）方法一：答：地址空間描述如下：ROM對(duì)應(yīng)的空間：11111111111111111111000000000000RAM對(duì)應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為2K8位的兩片，RAM芯片為2K4位的兩片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM

7、芯片1、2：（位擴(kuò)展）11101111111111111110100000000000CPU與存儲(chǔ)器連接圖見下頁(yè)：方法二：答：地址空間描述如下：ROM對(duì)應(yīng)的空間：11111111111111111111000000000000RAM對(duì)應(yīng)的空間：11101111111111111110100000000000選擇ROM芯片為4K8位的一片，RAM芯片為2K4位的兩片七、（10分）答：組合邏輯設(shè)計(jì)的微操作命令：取指：T0：PC MART1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR 微操作形成部件執(zhí)行：T0：SP MART1：MMAR MDRT2：MDR PC, SP+1 S

8、P微程序設(shè)計(jì)的微操作命令：取指微程序：T0：PC MART1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMIR CMART4：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中斷返回微程序：T0：SP MART1：AdCMIR CMART2：MMAR MDRT3：AdCMIR CMART4：MDR PC, SP+1 SPT5：AdCMIR CMAR八、（8分）答：針對(duì)存儲(chǔ)器，可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)存儲(chǔ)器，可以采用主存-輔存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)控制器，可以通過指令流水或超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速

9、度；針對(duì)控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改進(jìn)，如進(jìn)位鏈、兩位乘除法；針對(duì)I/O系統(tǒng)，可以運(yùn)用DMA技術(shù)來減少CPU對(duì)外設(shè)訪問的干預(yù)。 計(jì)算機(jī)組成原理試題4答案二、填空題（共20分，每空1分）1A預(yù)處理 B數(shù)據(jù)傳送 C后處理2A3200 B33003A05H BF3H4A1,1111111;0.111（23個(gè)1）B2127(1-2-23)C0,0000000;1.011（22個(gè)1）D-2-128(2-1+2-23)5A不統(tǒng)一編址 B統(tǒng)一編址 C訪存6A電容存儲(chǔ)電荷B2msC行D刷新地址計(jì)數(shù)器7A微程序B38個(gè)微程序。三、名詞解釋(20分)1答：CMAR

10、控制存儲(chǔ)器地址寄存器，用于存放微指令的地址，當(dāng)采用增量計(jì)數(shù)器法形成后繼微指令地址時(shí)，CMAR有計(jì)數(shù)功能。2答：總線是連接多個(gè)部件（模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)。3答：指令流水就是改變各條指令按順序串行執(zhí)行的規(guī)則，使機(jī)器在執(zhí)行上一條指令的同時(shí)，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時(shí)進(jìn)行。4答：n位全加器分成若干小組，小組內(nèi)的進(jìn)位同時(shí)產(chǎn)生，小組與小組之間采用串行進(jìn)位。5答：是指確定本條指令的數(shù)據(jù)地址，以及下一條將要執(zhí)行的指令地址的方法。四、計(jì)算題（共5分）答：根據(jù)主頻為8MHz ，得時(shí)鐘周期為1/8 = 0.125ms，機(jī)器周期為0.1252 = 0.25m

11、s，指令周期為0.252.5 = 0.625ms。（2分）（1）平均指令執(zhí)行速度為1/0.625 = 1.6MIPS。（1分）（2）若機(jī)器主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指令周期為0.12545 = 2.5ms ，故平均指令執(zhí)行速度為1/2.5 = 0.4MIPS。（2分）五、簡(jiǎn)答題（共20分）1（4分）答：取指周期是為了取指令 （1分）間址周期是為了取有效地址 （1分）執(zhí)行周期是為了取操作數(shù) （1分）中斷周期是為了保存程序斷點(diǎn) （1分）2（6分）答：指令周期是CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。（1分）機(jī)器周期是所有指令執(zhí)行過程中的一

12、個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。（1分）時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。（1分）一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。（3分）3（5分）答：（每寫對(duì)一個(gè)屏蔽字1分）設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 0 0 0 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 14（5分）答：（1） 一地址指令格式為（1分）OPMAOP操作碼字段，共6位

13、，可反映56種操作；M尋址方式特征字段，共3位，可反映5種尋址方式；A形式地址字段，共16 6 3 = 7位 （1分）（2） 直接尋址的最大范圍為27 = 128 （1分）（3） 由于存儲(chǔ)字長(zhǎng)為16位，故一次間址的尋址范圍為216 = 65536 （1分）（4） 相對(duì)尋址的位移量為 64 + 63 （1分）六、問答題（共15分）1（8分）組合邏輯控制器完成ADD 指令的微操作命令及節(jié)拍安排為：取指周期 （2分）T0 PCMAR，1RT1 M(MAR) MDR，(PC) + 1PC T2 MDRIR，OP(IR) ID執(zhí)行周期（2分）T0 Ad(IR) MAR，1R（即MAR）T1 M(MAR)

14、 MDRT2 (ACC) + (MDR)ACC微程序控制器完成ADD 指令的微操作命令及節(jié)拍安排為：取指周期（2分）T0 PCMAR，1RT1 Ad(CMDR) CMART2 M(MAR) MDR，(PC) + 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR執(zhí)行周期（2分）T0 Ad(IR) MAR，1R（即MAR）T1 Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 (ACC) + (MDR) ACCT5 Ad(CMDR) CMAR2（7分）DMA傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。傳送4K

15、B的數(shù)據(jù)長(zhǎng)度需4KB/2MB/s = 0.002 秒 （2分）如果磁盤不斷進(jìn)行傳輸，每秒所需DMA輔助操作的時(shí)鐘周期數(shù)為(1000 + 500)/0.002 = 750000（2分）故DMA輔助操作占用CPU的時(shí)間比率為750000 /(50 106) 100% = 1.5 %（3分）七、設(shè)計(jì)題（10分）（1）二進(jìn)制地址碼（2分）A15 A11 A7 A002047 2K8位20488191 2K8位（2）根據(jù)主存地址空間分配，02047為系統(tǒng)程序區(qū)，選用1片2K8位ROM芯片（1分）20488191為用戶程序區(qū)，選用3片2K8位RAM芯片（1分）（3）存儲(chǔ)器片選邏輯圖（6分） 試題五答案：二

16、、填空題 (共20 分，每空1 分)1.2.A.指令周期 B.機(jī)器周期 C.節(jié)拍 D.機(jī)器周期 E.節(jié)拍3.A.18 B.3 C.1924.5.A.程序查詢 B.DMA C.程序中斷6.A.8 B.9 C.16 D.17三、名詞解釋(共10 每題2 分)1.同步控制方式答：任何一條指令或指令中的任何一個(gè)微操作的執(zhí)行，都由事先確定且有統(tǒng)一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的方式，叫做同步控制方式。2.周期竊取答：周期竊取：DMA 方式中由DMA 接口向CPU 申請(qǐng)占用總線，占用一個(gè)存取周期。3.雙重分組跳躍進(jìn)位答：n 位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時(shí)產(chǎn)生，大組與大組間的

17、進(jìn)位串行傳送。4.直接編碼答：在微指令的操作控制字段中，每一位代表一個(gè)微命令，這種編碼方式即為直接編碼方式。5.硬件向量法答：硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址。四、計(jì)算題(共5 分)此時(shí)，符號(hào)位為“01”，表示溢出，又因第一位符號(hào)位為“0”，表示結(jié)果的真正符號(hào)，故“01”表示正溢出。 (2 分)五、簡(jiǎn)答題(共15 分)1.(5 分)答：(1)一地址指令格式為 (1 分)OP 操作碼字段，共9 位，可反映129 種操作;M 尋址方式特征字段，共3 位，可反映6 種尋址方式;A 形式地址字段，共32 9 3 = 20 位 (1 分)(2)直接尋址的最大范圍

18、為2的20次方 = 2048 (1 分)(3)由于存儲(chǔ)字長(zhǎng)為32 位，故一次間址的尋址范圍為2的32次方 (1 分)(4 )相對(duì)尋址的位移量為1024 + 1023 (1 分)五、簡(jiǎn)答題(共15 分)1.(5 分)答：(1)一地址指令格式為 (1 分)OP 操作碼字段，共9 位，可反映129 種操作;M 尋址方式特征字段，共3 位，可反映6 種尋址方式;A 形式地址字段，共32 9 3 = 20 位 (1 分)(2)直接尋址的最大范圍為2的20次方 = 2048 (1 分)(3)由于存儲(chǔ)字長(zhǎng)為32 位，故一次間址的尋址范圍為2的32次方 (1 分)(4 )相對(duì)尋址的位移量為1024 + 102

19、3 (1 分)五、簡(jiǎn)答題(共15 分)1.(5 分)答：(1)一地址指令格式為 (1 分)OP 操作碼字段，共9 位，可反映129 種操作;M 尋址方式特征字段，共3 位，可反映6 種尋址方式;A 形式地址字段，共32 9 3 = 20 位 (1 分)(2)直接尋址的最大范圍為2的20次方 = 2048 (1 分)(3)由于存儲(chǔ)字長(zhǎng)為32 位，故一次間址的尋址范圍為2的32次方 (1 分)(4 )相對(duì)尋址的位移量為1024 + 1023 (1 分)六、問答題(共20 分)(1)(5 分)(2)(5 分) (3)(5 分)T0 PCMAR 1RT1 M(MAR)MDR (PC)+1PCT2 MD

20、RIR OP(IR)IDT0 Ad(IR)MAR 1RT1 M(MAR)MDRT2 MDRAC(4) (5 分)取指 Ad(CMDR)CMAROP(IR)微地址形成部件CMAR執(zhí)行 Ad(CMDR)CMAR七、設(shè)計(jì)題(共10 分)(1)根據(jù)主存地址空間分配為： (2 分)(2)選出所用芯片類型及數(shù)量最小4K 地址空間為系統(tǒng)程序區(qū)，選用1 片4K 8 位ROM 芯片;(1 分)相鄰的4K 地址空間為系統(tǒng)程序工作區(qū)，選用2 片4K 4 位RAM 芯片;(1 分)與系統(tǒng)程序工作區(qū)相鄰的24K 為用戶程序區(qū)，選用3 片8K8 位RAM 芯片。(1 分)(3)CPU 與存儲(chǔ)芯片的連接圖如圖所示(5 分)

21、計(jì)算機(jī)組成原理試題6答案二、填空題（共20分，每空1分）1A2127(1-223) B2129C2128(-21-223) D-22A地址線B數(shù)據(jù)線C分時(shí)D地址E地址鎖存3A垂直 B水平 C垂直4Ai mod1285A立即響應(yīng) B異步定時(shí)C同步定時(shí)6A2 B3 C4 D5三、名詞解釋（共10 每題2分）1 異步控制方式答：異步控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個(gè)微操作控制信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。2向量地址答：向量地址是存放服務(wù)程序入口地址的存儲(chǔ)單元地址，它由硬件形成3雙重分組跳躍進(jìn)位答：n位

22、全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時(shí)產(chǎn)生，大組與大組間的進(jìn)位串行傳送。4字段直接編碼答：字段直接編碼就是將微指令的操作控制字段分成若干段，將一組互斥的微命令放在一個(gè)字段內(nèi)，通過對(duì)這個(gè)字段譯碼，便可對(duì)應(yīng)每一個(gè)微命令，這種方式因靠字段直接譯碼發(fā)出微命令，故又有顯式編碼之稱。5多重中斷答：多重中斷即指CPU在處理中斷的過程中，又出現(xiàn)了新的中斷請(qǐng)求，此時(shí)若CPU暫停現(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請(qǐng)求，即多重中斷。四、計(jì)算題（共5分）答：【解】 因?yàn)?16 = 65536則6萬的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。對(duì)于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即(16)

23、十 = (10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32 -1 - 1 - 5 = 25位。按這樣分配，當(dāng)階碼大于 +31時(shí)，浮點(diǎn)數(shù)溢出，需中斷處理。五、簡(jiǎn)答題（共15分）1（5分）答：（1） 一地址指令格式為（1分）OPMAOP操作碼字段，共7位，可反映85種操作；M尋址方式特征字段，共3位，可反映6種尋址方式；A形式地址字段，共16 7 3 = 6位 （1分）（2） 直接尋址的最大范圍為26 =64 （1分）（3） 由于存儲(chǔ)字長(zhǎng)為32位，故一次間址的尋址范圍為216 = 65536（1分）（4） 相對(duì)尋址的位移量為 32 + 31 （1分）2（

24、5分）答：程序查詢方式是用戶在程序中安排一段輸入輸出程序，它由I/O指令、測(cè)試指令和轉(zhuǎn)移指令等組成。CPU一旦啟動(dòng)I/O后，就進(jìn)入這段程序，時(shí)刻查詢I/O準(zhǔn)備的情況，若未準(zhǔn)備就緒就踏步等待；若準(zhǔn)備就緒就實(shí)現(xiàn)傳送。在輸入輸出的全部過程中，CPU停止自身的操作。 程序中斷方式雖也要用程序?qū)崿F(xiàn)外部設(shè)備的輸入、輸出，但它只是以中斷服務(wù)程序的形式插入到用戶現(xiàn)行程序中。即CPU啟動(dòng)I/O后，繼續(xù)自身的工作，不必查詢I/O的狀態(tài)。而I/O被啟動(dòng)后，便進(jìn)入自身的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時(shí)，向CPU提出中斷請(qǐng)求，此時(shí)若滿足條件，CPU暫?，F(xiàn)行程序，轉(zhuǎn)入該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實(shí)現(xiàn)數(shù)據(jù)的傳送。3（5分）答

25、：（每寫對(duì)一個(gè)屏蔽字1分）設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1六、問答題（共20分）（1）（5分）（2）（5分）ACCMQALUXIRMDRPCMAR3232323232321616（3）（5分）T0PCMAR1RT1M(MAR)MDR(PC)+1PCT2MDRIROP(IR)IDT0Ad(IR)MAR1RT1M(MAR)MDRT2(AC)+(MDR)AC(4)（5分）取指Ad(CMDR)CMAROP(IR)微地址形成部件C

26、MAR執(zhí)行Ad(CMDR)CMAR七、設(shè)計(jì)題（共10分）（1） 根據(jù)主存地址空間分配為：（2分）A15 A11 A7 A3 A02K8位ROM 1片1K4位RAM 2片1K4位RAM 2片（2）選出所用芯片類型及數(shù)量對(duì)應(yīng)A000HA7FFH系統(tǒng)程序區(qū)，選用一片2K8位ROM芯片；（1分）對(duì)應(yīng)A800HAFFFH用戶程序區(qū)，選用4片1K4位RAM芯片。（1分）（3）CPU與存儲(chǔ)芯片的連接圖如圖所示（6分） 計(jì)算機(jī)組成原理試題7答案二、填空題（共20分，每空1分）1A程序查詢方式 B中斷方式 C程序查詢方式2A1600 B17003A操作數(shù)的地址 B累加器4A1,111;0.111（15個(gè)1）B2

27、7(1-2-15)C0,000;1.011（14個(gè)1）D-2-8(2-1+2-15)5A不互鎖 B半互鎖 C全互鎖6A歸零制B不歸零制C不論記錄的代碼是0或1，在記錄下一個(gè)信息之前，記錄電流要恢復(fù)到零電流D磁頭線圈中始終有電流7A微程序B41個(gè)微程序。三、名詞解釋(20分)1答：CMDR是控存數(shù)據(jù)寄存器，用來存放從控存讀出的微指令；順序邏輯是用來控制微指令序列的，具體就是控制形成下一條微指令（即后繼微指令）的地址，其輸入與微地址形成部件（與指令寄存器相連）、微指令的下地址字段以及外來的標(biāo)志有關(guān)。2答：總線判優(yōu)就是當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占用總線時(shí)，通過總線控制器，按一定的優(yōu)先等級(jí)順序確定某個(gè)

28、主設(shè)備可以占用總線。3答：所謂并行包含同時(shí)性和并發(fā)性兩個(gè)方面。前者是指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生，后者是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。也就是說，在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不同的功能，只要在時(shí)間上互相重疊，就存在并行性。4答：進(jìn)位鏈?zhǔn)莻鬟f進(jìn)位的邏輯電路。5答：間址需通過訪存（若是多次間址還需多次訪存）得到有效地址。四、計(jì)算題（共5分）答：根據(jù)機(jī)器A的主頻為8MHz，得時(shí)鐘周期為= 0.125s（1）機(jī)器周期 = 0.1254 = 0.5s（2）平均指令執(zhí)行時(shí)間是= 2.5s（3）每個(gè)指令周期含= 5個(gè)機(jī)器周期（4）在機(jī)器周期所含時(shí)鐘周期數(shù)相同的前提下，兩機(jī)平均指令

29、執(zhí)行速度與它們的主頻有關(guān)，即 =則B機(jī)的平均指令執(zhí)行速度= 0.6MIPS五、簡(jiǎn)答題（共20分）1（6分）答：（1）直接由微指令的下地址字段指出。（2）根據(jù)機(jī)器指令的操作碼形成。（3）增量計(jì)數(shù)器法。（4）根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。（5）通過測(cè)試網(wǎng)絡(luò)形成。（6）由硬件產(chǎn)生微程序入口地址。2（4分）答：一臺(tái)機(jī)器時(shí)鐘信號(hào)的頻率即為主頻，主頻的倒數(shù)稱作時(shí)鐘周期，機(jī)器周期內(nèi)包含若干個(gè)時(shí)鐘周期。3（5分）答：（每寫對(duì)一個(gè)屏蔽字1分）設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 1 0 1 0 0 0 1 1 1 0

30、 1 1 1 1 1 1 0 1 0 0 14（5分）答：（5） 一地址指令格式為（1分）OPMAOP操作碼字段，共7位，可反映65種操作；M尋址方式特征字段，共3位，可反映5種尋址方式；A形式地址字段，共16 7 3 = 6位 （1分）（6） 直接尋址的最大范圍為26 = 64 （1分）（7） 由于存儲(chǔ)字長(zhǎng)為16位，故一次間址的尋址范圍為216 = 65536 （1分）（8） 相對(duì)尋址的位移量為 32 + 31 （1分）六、問答題（共15分）1（8分）組合邏輯控制器完成SUB 指令的微操作命令及節(jié)拍安排為：取指周期 （2分）T0 PCMAR，1RT1 M(MAR) MDR，(PC) + 1P

31、C T2 MDRIR，OP(IR) ID執(zhí)行周期（2分）T0 Ad(IR) MAR，1R（即MAR）T1 M(MAR) MDRT2 (ACC) (MDR)ACC微程序控制器完成ADD 指令的微操作命令及節(jié)拍安排為：取指周期（2分）T0 PCMAR，1RT1 Ad(CMDR) CMART2 M(MAR) MDR，(PC) + 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR執(zhí)行周期（2分）T0 Ad(IR) MAR，1R（即MAR）T1 Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 (ACC) + (MD

32、R) ACCT5 Ad(CMDR) CMAR2（7分）DMA傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。傳送4KB的數(shù)據(jù)長(zhǎng)度需4KB/2MB/s = 0.002 秒 （2分）如果磁盤不斷進(jìn)行傳輸，每秒所需DMA輔助操作的時(shí)鐘周期數(shù)為(1000 + 500)/0.002 = 750000（2分）故DMA輔助操作占用CPU的時(shí)間比率為750000 /(50 106) 100% = 1.5 %（3分）七、設(shè)計(jì)題（10分）（1）二進(jìn)制地址碼（2分）A15 A11 A7 A008191 8K8位ROM 1片819232767 8K8位RAM 3片（2）08191為系統(tǒng)程序區(qū)，選用1片8K8位ROM芯片

33、；（1分）819232767為用戶程序區(qū)，選用3片8K8位RAM芯片。（1分）（3）存儲(chǔ)器片選邏輯圖（6分） 計(jì)算機(jī)組成原理試題8的答案二、填空（共20分，每空1分）1AA2127(1-223)B2129C2128(-21-223) D-21272A 順序 B程序計(jì)數(shù)器C跳躍 D 指令本身3A90nsB280ns4AA增加B加15A地址B數(shù)據(jù)C模mDm6A保護(hù)現(xiàn)場(chǎng) B開中斷 C設(shè)備服務(wù)D恢復(fù)現(xiàn)場(chǎng)三、名詞解釋(共10分，每題2分)1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。2快速緩沖存儲(chǔ)器答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存

34、之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。3基址尋址答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。4流水線中的多發(fā)技術(shù)答：為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結(jié)果，這就是流水線中的多發(fā)技術(shù)。5指令字長(zhǎng)答：指令字長(zhǎng)是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。四、（共5分）計(jì)算題 答：A+B補(bǔ)1.1011110，A+B （-17/64）A-B補(bǔ)1.1000110，A-B （35/64）五、簡(jiǎn)答題（共20分）1（4分）答：同步通信和異步通信的主要區(qū)

35、別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡(jiǎn)單的制約關(guān)系；全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。2（6分，每寫出一種給1分，最多6分）答：外圍設(shè)備要通過接口與CPU相連的原因主要有： （1）一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號(hào)（地址），通過接口可實(shí)現(xiàn)對(duì)設(shè)備的選擇。 （2）I/O設(shè)備種類繁多，速度不一，與 CPU速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)

36、緩沖，達(dá)到速度匹配。 （3）I/O設(shè)備可能串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格式轉(zhuǎn)換。 （4）I/O設(shè)備的入/出電平可能與CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。 （5）CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號(hào)，通過接口可傳送控制命令。 （6）I/O設(shè)備需將其工作狀況（“忙”、“就緒”、“錯(cuò)誤”、“中斷請(qǐng)求”等）及時(shí)報(bào)告CPU，通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。 可見歸納起來，接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及傳送數(shù)據(jù)的功能（包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換）。3（5分）答：（1）在中斷處理次序改為D A

37、 C B后，每個(gè)中斷源新的屏蔽字如下表所示。表各中斷源對(duì)應(yīng)的屏蔽字中斷源屏蔽字ABCDA1110B0100C0110D1111（2）根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如下圖所示。A程序B程序C程序D程序4050607080903020510t (ms)程序BDAC4（5分）答：（1） 根據(jù)IR和MDR均為16位，且采用單字長(zhǎng)指令，得出指令字長(zhǎng)16位。根據(jù)105種操作，取操作碼7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器，因此取2位尋址特征，能反映四種尋址方式。最后得指令格式為：727OPMAD其中 OP 操作碼，可完成105種操作；M 尋址特征，可反映四種尋址方式；AD形式地

38、址。這種格式指令可直接尋址27 = 128，一次間址的尋址范圍是216 = 65536。（2） 雙字長(zhǎng)指令格式如下：727OPMAD1AD2其中 OP、M的含義同上；AD1AD2為23位形式地址。這種格式指令可直接尋址的范圍為223 = 8M。（3） 容量為8MB的存儲(chǔ)器，MDR為16位，即對(duì)應(yīng)4M16位的存儲(chǔ)器?？刹捎秒p字長(zhǎng)指令，直接訪問4M存儲(chǔ)空間，此時(shí)MAR取22位；也可采用單字長(zhǎng)指令，但RX和RB取22位，用變址或基址尋址訪問4M存儲(chǔ)空間。六、 （共15分）問答題1（8分）答：（1）由于 (PC) + 1PC需由ALU完成，因此PC的值可作為ALU的一個(gè)源操作數(shù)，靠控制ALU做1運(yùn)算得

39、到 (PC) + 1，結(jié)果送至與ALU輸出端相連的R2，然后再送至PC。此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：T0 Ad(IR)R1 ；立即數(shù)R1T1 (R1) + (ACC)R2 ；ACC通過總線送ALUT2 R2ACC ；結(jié)果ACC2（7分）答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，D

40、MA接口的功能有：（1）向CPU提出總線請(qǐng)求信號(hào)；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號(hào)后，接管對(duì)總線的控制；（3）向存儲(chǔ)器發(fā)地址信號(hào)（并能自動(dòng)修改地址指針）；（4）向存儲(chǔ)器發(fā)讀/寫等控制信號(hào)，進(jìn)行數(shù)據(jù)傳送；（5）修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)DMA結(jié)束信號(hào)，向CPU申請(qǐng)程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖所示。 七、設(shè)計(jì)題（共10分） 答： （1）主存地址空間分配。（2分） A15 A11 A7 A0最大4K 2K8位ROM 2片相鄰4K 4K4位RAM 2片最小16K 8K8位RAM 2片（2）根據(jù)主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用

41、2片2K8位ROM芯片；（1分）相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K4位RAM芯片；（1分）最小16K地址空間為用戶程序區(qū)，選用2片8K8位RAM芯片。（1分）（3）存儲(chǔ)芯片的片選邏輯圖（5分） 計(jì)算機(jī)組成原理試題9答案二、填空題（共20分，每空1分）1A取指B執(zhí)行C取指令和分析指令D執(zhí)行指令2A寄存器 B寄存器 C寄存器D存儲(chǔ)器3A垂直 B水平 C垂直4A全相聯(lián)映象 B全相聯(lián)映象5A保護(hù)程序斷點(diǎn) B硬件關(guān)中斷 C向量地址送至PC66A-127/128 +127/128B-1 +127/128C-127/128 +127/128三、名詞解釋（共10分，每題2分）1時(shí)鐘周期答：時(shí)鐘周

42、期：節(jié)拍，時(shí)鐘頻率的倒數(shù)，機(jī)器基本操作的最小單位。2刷新答：動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間（2ms）內(nèi)，將所存信息讀出再重新寫入（恢復(fù)），這一過程稱作刷新，刷新是一行一行進(jìn)行的，由CPU自動(dòng)完成。3總線仲裁答：總線仲裁即總線判優(yōu)，主要解決在多個(gè)主設(shè)備申請(qǐng)占用總線時(shí)，由總線控制器仲裁出優(yōu)先級(jí)別最高的設(shè)備，允許其占用總線。4機(jī)器指令答：機(jī)器指令由0、1代碼組成，能被機(jī)器直接識(shí)別。機(jī)器指令可由有序微指令組成的微程序來解釋，微指令也是由0、1代碼組成，也能被機(jī)器直接識(shí)別。5超流水線答：超流水線（Super pipe lining）技

43、術(shù)是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個(gè)時(shí)鐘周期內(nèi)一個(gè)功能部件被使用多次。四、計(jì)算題（5分）答： 因?yàn)?16 = 65536則6萬的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。對(duì)于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即(16)十 = (10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32 -1 - 1 - 5 = 25位。按這樣分配，當(dāng)階碼大于 +31時(shí)，浮點(diǎn)數(shù)溢出，需中斷處理。五、簡(jiǎn)答題（共15分）1（2分）答：“在計(jì)算機(jī)中，原碼和反碼不能表示 -1。”這種說法是錯(cuò)誤的。因?yàn)閷?duì)于整數(shù)而言，這種說法不成立。假設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），在整數(shù)定點(diǎn)機(jī)中，-1原 = 1,00000